专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020120085834A 상호 접속부를 위한 자기―정렬 배리어 및 캡핑 층 有权
标题翻译：用于互连的自对准障碍物和捕获层
公开(公告)号：KR1020120085834A
公开(公告)日：2012-08-01
申请号：KR1020127013168
申请日：2010-10-20
申请人： 프레지던트 앤드 펠로우즈 오브 하바드 칼리지
发明人： 고돈로이제라드 , 브한다리하리쉬비. , 아우융 , 린유보
IPC分类号： H01L21/768 , H01L21/285 , C23C16/18 , C23C16/34 , C23C16/40 , H01L21/288
CPC分类号： H01L23/53238 , C23C16/18 , C23C16/34 , C23C16/401 , H01L21/28506 , H01L21/28556 , H01L21/28562 , H01L21/288 , H01L21/2885 , H01L21/76814 , H01L21/76826 , H01L21/76829 , H01L21/76831 , H01L21/76832 , H01L21/76834 , H01L21/76835 , H01L21/76843 , H01L21/76849 , H01L21/76853 , H01L21/76862 , H01L21/76867 , H01L21/76871 , H01L21/76873 , H01L21/76874 , H01L21/76876 , H01L21/76877 , H01L23/5226 , H01L23/528 , H01L2924/0002 , H01L21/768 , H01L2924/00
摘要： 집적 회로에서 구리 배선을 위한 집적 회로의 상호접속 구조물 및 그 제조 방법이 제공된다. Mn, Cr 또는 V 함유 층은 상기 배선으로부터 확산되는 구리에 대한 배리어를 형성함으로써, 정상보다 이른 균열로부터 절연체를 보호하고, 구리에 의한 열화로부터 트랜지스터를 보호한다. 또한 Mn, Cr 또는 V 함유 층은 구리와 절연체 간의 강한 접착을 촉진시켜, 장치를 사용하는 동안 구리의 전자 이동에 의한 불량을 보호하고 주변의 산소 또는 물에 의한 부식으로부터 구리를 보호할 뿐만 아니라, 제조 및 사용하는 동안에 장치의 기계적 완전함을 유지한다. 이러한 집적 회를 형성할 때, 본 발명의 일 구체예는 절연체 표면에서 Mn, Cr, V 또는 Co의 증착을 줄이거나 또는 심지어 저해하면서, 구리 표면에는 Mn, Cr, V 또는 Co를 선택적으로 증착하는 방법을 제공한다. Mn, Cr 또는 V 함유 전구체와 요오드 또는 브롬 함유 전구체를 사용하는 구리의 촉매에 의한 증착이 또한 제공된다.
摘要翻译：提供了一种用于集成电路中铜线集成电路的互连结构及其制造方法。含有Mn，Cr或V的层形成了阻碍铜从电线中扩散的阻挡层，从而保护绝缘体免于过早击穿，并保护晶体管免受铜的退化。含Mn，Cr或V的层还促进了铜和绝缘体之间的强粘附，从而在制造和使用过程中保持了器件的机械完整性，并且在使用器件期间防止铜的电迁移失效，并保护铜从其周围的氧气或水中腐蚀。在形成这样的集成电路中，本发明的某些实施例提供了在铜表面上选择性地沉积Mn，Cr，V或Co的方法，同时减少或甚至防止在绝缘体表面上沉积Mn，Cr，V或Co。还提供了使用含有Mn，Cr或V的前体和含碘或溴的前体的铜的催化沉积。

2. 发明授权

KR100885467B1 반도체 소자의 배선 형성 방법 有权
标题翻译：金属互连制造半导体器件的制造方法
公开(公告)号：KR100885467B1
公开(公告)日：2009-02-24
申请号：KR1020080108741
申请日：2008-11-04
申请人： 주식회사 원익홀딩스
发明人： 이도형 , 배근학
IPC分类号： H01L21/3205 , H01L21/28
CPC分类号： H01L21/7685 , H01L21/76829 , H01L21/76853 , H01L21/76883
摘要： A method for forming wiring of semiconductor device is provided to minimize generation of heel loc by improving process for forming capping nitride film in forming damascene wiring. A metal film is formed inside a trench of a semiconductor substrate. A preprocessing film is formed by performing a hydrogen preprocessing step, a silicide film forming step, and an ammonia preprocessing step. A capping film is formed on the preprocessing film. A copping film forming process and the processing process are performed into in-situ inside one chamber(210). The preprocessing film is formed by cooling the substrate after spaying a cooling gas(CG) on the substrate.
摘要翻译：提供一种用于形成半导体器件的布线的方法，以通过改进在形成镶嵌线中形成覆盖氮化物膜的工艺来最小化脚跟部位的产生。在半导体衬底的沟槽内形成金属膜。通过进行氢预处理步骤，硅化物成膜步骤和氨预处理步骤形成预处理膜。在预处理膜上形成覆盖膜。在一个室（210）内的原位进行相互成膜工艺和加工工艺。通过在衬底上喷射冷却气体（CG）之后冷却衬底来形成预处理膜。

3. 发明公开

KR1020080001730A 반도체 소자의 제조방법 无效
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020080001730A
公开(公告)日：2008-01-04
申请号：KR1020060059584
申请日：2006-06-29
申请人： 에스케이하이닉스 주식회사
发明人： 양영호
IPC分类号： H01L21/28
CPC分类号： H01L21/823475 , H01L21/28556 , H01L21/76846 , H01L21/76853
摘要： A method for manufacturing a semiconductor device is provided to control voids formed at an upper portion of a drain contact plug by filling the inlet portion of a void exposed at the upper portion of a drain contact plug using glue doped polysilicon. A first interlayer dielectric is formed on a semiconductor substrate(100) and then the first interlayer dielectric is etch to form drain contact holes having bended portion therein. A polysilicon layer is formed on the resultant structure so as to fill the drain contact hole. A void(a) is generated by the bending. A drain contact plug is formed by polishing, thereby forming a second interlayer dielectric(116) on the resultant structure. By etching the second interlayer dielectric, the drain contact plug is exposed. The void is exposed. By forming a glue doped polysilicon layer(122) on the resultant structure, an inlet portion of the void is filled. A barrier metal layer(124) is formed on the glue doped polysilicon layer and then a heat treatment is executed. A metal layer(126) is formed on the resultant structure and the polishing is executed to form a metal line.
摘要翻译：提供了一种用于制造半导体器件的方法，以通过使用掺杂胶的多晶硅填充暴露在漏极接触插塞的上部处的空隙的入口部分来控制在漏极接触插塞的上部处形成的空隙。在半导体衬底（100）上形成第一层间电介质，然后蚀刻第一层间电介质以形成其中具有弯曲部分的漏极接触孔。在所得结构上形成多晶硅层以填充漏极接触孔。通过弯曲产生空隙（a）。通过抛光形成漏极接触插塞，从而在所得结构上形成第二层间电介质（116）。通过蚀刻第二层间电介质，露出漏极接触插塞。空隙被暴露。通过在所得到的结构上形成掺胶多晶硅层（122），填充空隙的入口部分。在掺胶多晶硅层上形成阻挡金属层（124），然后进行热处理。在所得结构上形成金属层（126），并执行抛光以形成金属线。

4. 发明授权

KR101730203B1 상호 접속부를 위한 자기―정렬 배리어 및 캡핑 층 有权
公开(公告)号：KR101730203B1
公开(公告)日：2017-04-25
申请号：KR1020127013168
申请日：2010-10-20
申请人： 프레지던트 앤드 펠로우즈 오브 하바드 칼리지
发明人： 고돈로이제라드 , 브한다리하리쉬비. , 아우융 , 린유보
IPC分类号： H01L21/768 , H01L21/285 , C23C16/18 , C23C16/34 , C23C16/40 , H01L21/288
CPC分类号： H01L23/53238 , C23C16/18 , C23C16/34 , C23C16/401 , H01L21/28506 , H01L21/28556 , H01L21/28562 , H01L21/288 , H01L21/2885 , H01L21/76814 , H01L21/76826 , H01L21/76829 , H01L21/76831 , H01L21/76832 , H01L21/76834 , H01L21/76835 , H01L21/76843 , H01L21/76849 , H01L21/76853 , H01L21/76862 , H01L21/76867 , H01L21/76871 , H01L21/76873 , H01L21/76874 , H01L21/76876 , H01L21/76877 , H01L23/5226 , H01L23/528 , H01L2924/0002 , H01L2924/00
摘要： 집적회로에서구리배선을위한집적회로의상호접속구조물및 그제조방법이제공된다. Mn, Cr 또는 V 함유층은상기배선으로부터확산되는구리에대한배리어를형성함으로써, 정상보다이른균열로부터절연체를보호하고, 구리에의한열화로부터트랜지스터를보호한다. 또한 Mn, Cr 또는 V 함유층은구리와절연체간의강한접착을촉진시켜, 장치를사용하는동안구리의전자이동에의한불량을보호하고주변의산소또는물에의한부식으로부터구리를보호할뿐만아니라, 제조및 사용하는동안에장치의기계적완전함을유지한다. 이러한집적회를형성할때, 본발명의일 구체예는절연체표면에서 Mn, Cr, V 또는 Co의증착을줄이거나또는심지어저해하면서, 구리표면에는 Mn, Cr, V 또는 Co를선택적으로증착하는방법을제공한다. Mn, Cr 또는 V 함유전구체와요오드또는브롬함유전구체를사용하는구리의촉매에의한증착이또한제공된다.

5. 发明公开

KR1020160119874A 상호 접속부를 위한 자기―정렬 배리어 및 캡핑 층 有权
标题翻译：用于互连的自对准障碍物和捕获层
公开(公告)号：KR1020160119874A
公开(公告)日：2016-10-14
申请号：KR1020167027441
申请日：2010-10-20
申请人： 프레지던트 앤드 펠로우즈 오브 하바드 칼리지
发明人： 고돈로이제라드 , 브한다리하리쉬비. , 아우융 , 린유보
IPC分类号： H01L21/768 , H01L21/285 , C23C16/18 , C23C16/34 , C23C16/40 , H01L21/288
CPC分类号： H01L23/53238 , C23C16/18 , C23C16/34 , C23C16/401 , H01L21/28506 , H01L21/28556 , H01L21/28562 , H01L21/288 , H01L21/2885 , H01L21/76814 , H01L21/76826 , H01L21/76829 , H01L21/76831 , H01L21/76832 , H01L21/76834 , H01L21/76835 , H01L21/76843 , H01L21/76849 , H01L21/76853 , H01L21/76862 , H01L21/76867 , H01L21/76871 , H01L21/76873 , H01L21/76874 , H01L21/76876 , H01L21/76877 , H01L23/5226 , H01L23/528 , H01L2924/0002 , H01L21/768 , H01L2924/00
摘要： 집적회로에서구리배선을위한집적회로의상호접속구조물및 그제조방법이제공된다. Mn, Cr 또는 V 함유층은상기배선으로부터확산되는구리에대한배리어를형성함으로써, 정상보다이른균열로부터절연체를보호하고, 구리에의한열화로부터트랜지스터를보호한다. 또한 Mn, Cr 또는 V 함유층은구리와절연체간의강한접착을촉진시켜, 장치를사용하는동안구리의전자이동에의한불량을보호하고주변의산소또는물에의한부식으로부터구리를보호할뿐만아니라, 제조및 사용하는동안에장치의기계적완전함을유지한다. 이러한집적회를형성할때, 본발명의일 구체예는절연체표면에서 Mn, Cr, V 또는 Co의증착을줄이거나또는심지어저해하면서, 구리표면에는 Mn, Cr, V 또는 Co를선택적으로증착하는방법을제공한다. Mn, Cr 또는 V 함유전구체와요오드또는브롬함유전구체를사용하는구리의촉매에의한증착이또한제공된다.
摘要翻译：提供了一种用于集成电路中铜线集成电路的互连结构及其制造方法。含有Mn，Cr或V的层形成了阻碍铜从电线中扩散的阻挡层，从而保护绝缘体免于过早击穿，并保护晶体管免受铜的退化。含Mn，Cr或V的层还促进了铜和绝缘体之间的强粘附，从而在制造和使用过程中保持了器件的机械完整性，并且在使用器件期间防止铜的电迁移失效，并保护铜从其周围的氧气或水中腐蚀。在形成这样的集成电路中，本发明的某些实施例提供了在铜表面上选择性地沉积Mn，Cr，V或Co的方法，同时减少或甚至防止在绝缘体表面上沉积Mn，Cr，V或Co。还提供了使用含有Mn，Cr或V的前体和含碘或溴的前体的铜的催化沉积。

6. 发明公开

KR1020090083777A 반도체 소자의 제조방법 无效
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020090083777A
公开(公告)日：2009-08-04
申请号：KR1020080009773
申请日：2008-01-30
申请人： 에스케이하이닉스 주식회사
发明人： 하가영 , 유창준
IPC分类号： H01L21/28
CPC分类号： H01L21/76846 , H01L21/76802 , H01L21/76853 , H01L21/76877
摘要： A method of manufacturing semiconductor device is provided to prevent the outgassing of the insulating layer without the increase of the contact resistance by forming the amorphous barrier film in the side wall of the contact. The insulating layer(102) having the contact hole(H) at the upper part of the semiconductor substrate(100) is formed. The first barrier film(104a) is formed on the insulating layer including the surface of the contact hole. The first crystallizes the first barrier film. The second amorphous barrier film(106) is formed on the first crystallized barrier film. The second crystallizes the second barrier film part formed in the lower part and the upper portion of dielectric layer of the contact hole. The conductive film(108) is formed on the second barrier film including the second crystallized part to fill the contact hole. The insulating layer comprises the SOG(Spin-On Glass) film.
摘要翻译：提供制造半导体器件的方法，以通过在接触的侧壁中形成非晶形阻挡膜来防止绝缘层的除气而不增加接触电阻。形成在半导体衬底（100）的上部具有接触孔（H）的绝缘层（102）。第一阻挡膜（104a）形成在包括接触孔的表面的绝缘层上。首先使第一阻挡膜结晶。在第一结晶化阻挡膜上形成第二非晶形阻挡膜（106）。第二阻挡膜部分形成在接触孔的下部和介电层的上部。导电膜（108）形成在包括第二结晶部分的第二阻挡膜上以填充接触孔。绝缘层包括SOG（旋涂玻璃）膜。

7. 发明公开

KR1020090072045A 반도체 소자의 제조방법 无效
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020090072045A
公开(公告)日：2009-07-02
申请号：KR1020070140017
申请日：2007-12-28
申请人： 주식회사 디비하이텍
发明人： 김상철
IPC分类号： H01L21/28 , C25F1/00
CPC分类号： H01L21/76843 , H01L21/288 , H01L21/76853
摘要： A manufacturing method of a semiconductor device is provided to effectively form a metal line by plating copper after removing a copper oxide film. A copper(20) is plated on a wafer by an electro chemical plating method. A copper oxide film is removed in case the copper oxide film is formed on the copper. A copper is again plated on the copper in which the copper oxide film is removed. In a process for removing the copper oxide film, the wafer is prepared inside a bath in which a sulfuric acid solution of 5~30% concentration is stored for 1~15 second. In a process for removing the copper oxide film, a current is applied into an opposite direction of a current direction applied in a step for plating the copper. In the copper plating, a current of 0.5~22A is applied from a copper electrode inside the bath to the wafer.
摘要翻译：提供半导体器件的制造方法，以在去除氧化铜膜之后通过镀铜来有效地形成金属线。通过电化学镀方法将铜（20）电镀在晶片上。在铜上形成氧化铜膜的情况下，去除氧化铜膜。铜再次镀在除去氧化铜膜的铜上。在除去氧化铜膜的方法中，在其中存储5〜30％浓度的硫酸溶液1〜15秒的浴中制备晶片。在去除氧化铜膜的工序中，将电流施加到电镀铜工序的电流方向的相反方向。在镀铜中，从槽内的铜电极向晶片施加0.5〜22A的电流。

8. 发明授权

KR101770537B1 상호 접속부를 위한 자기―정렬 배리어 및 캡핑 층 有权
公开(公告)号：KR101770537B1
公开(公告)日：2017-08-22
申请号：KR1020167027439
申请日：2010-10-20
申请人： 프레지던트 앤드 펠로우즈 오브 하바드 칼리지
发明人： 고돈로이제라드 , 브한다리하리쉬비. , 아우융 , 린유보
IPC分类号： H01L21/768 , H01L21/285 , C23C16/18 , C23C16/34 , C23C16/40 , H01L21/288
CPC分类号： H01L23/53238 , C23C16/18 , C23C16/34 , C23C16/401 , H01L21/28506 , H01L21/28556 , H01L21/28562 , H01L21/288 , H01L21/2885 , H01L21/76814 , H01L21/76826 , H01L21/76829 , H01L21/76831 , H01L21/76832 , H01L21/76834 , H01L21/76835 , H01L21/76843 , H01L21/76849 , H01L21/76853 , H01L21/76862 , H01L21/76867 , H01L21/76871 , H01L21/76873 , H01L21/76874 , H01L21/76876 , H01L21/76877 , H01L23/5226 , H01L23/528 , H01L2924/0002 , H01L2924/00
摘要： 집적회로에서구리배선을위한집적회로의상호접속구조물및 그제조방법이제공된다. Mn, Cr 또는 V 함유층은상기배선으로부터확산되는구리에대한배리어를형성함으로써, 정상보다이른균열로부터절연체를보호하고, 구리에의한열화로부터트랜지스터를보호한다. 또한 Mn, Cr 또는 V 함유층은구리와절연체간의강한접착을촉진시켜, 장치를사용하는동안구리의전자이동에의한불량을보호하고주변의산소또는물에의한부식으로부터구리를보호할뿐만아니라, 제조및 사용하는동안에장치의기계적완전함을유지한다. 이러한집적회를형성할때, 본발명의일 구체예는절연체표면에서 Mn, Cr, V 또는 Co의증착을줄이거나또는심지어저해하면서, 구리표면에는 Mn, Cr, V 또는 Co를선택적으로증착하는방법을제공한다. Mn, Cr 또는 V 함유전구체와요오드또는브롬함유전구체를사용하는구리의촉매에의한증착이또한제공된다.

9. 发明公开

KR1020100085662A 반도체 소자의 금속 배선 형성 방법 无效
标题翻译：形成半导体器件金属线的方法
公开(公告)号：KR1020100085662A
公开(公告)日：2010-07-29
申请号：KR1020090005074
申请日：2009-01-21
申请人： 에스케이하이닉스 주식회사
发明人： 김은수 , 김정근 , 조종혜
IPC分类号： H01L21/28 , H01L21/324
CPC分类号： H01L21/76843 , H01L21/76853 , H01L21/76883
摘要： PURPOSE: A method for forming a metal wiring of a semiconductor device is provided to reliably form the metal wiring by preventing EM(ElectroMigration) or SM(StressMigration) phenomenon on a copper wiring. CONSTITUTION: A trench insulation layer(106) is formed on a semiconductor substrate(102). The trench is formed on an area with a metal wiring of the trench insulation layer. A metal barrier film(108) is formed on the trench insulation layer including the trench. A seed film(112) is formed on the metal barrier film. A sub layer is formed on the seed film by using TiSiN film. The trench is filled with a metal film(116) by forming the metal film on the sub layer using the seed film. The sub layer is changed into a reactive film(118) through a thermal process to react the sub layer with the metal film.
摘要翻译：目的：提供一种用于形成半导体器件的金属布线的方法，通过防止铜布线上的EM（电迁移）或SM（应力迁移）现象来可靠地形成金属布线。构成：在半导体衬底（102）上形成沟槽绝缘层（106）。沟槽形成在具有沟槽绝缘层的金属布线的区域上。在包括沟槽的沟槽绝缘层上形成金属阻挡膜（108）。在金属阻挡膜上形成种子膜（112）。通过使用TiSiN膜在种子膜上形成子层。通过使用种子膜在子层上形成金属膜来填充金属膜（116）。通过热处理将子层改变成反应性膜（118），以使子层与金属膜反应。

10. 发明公开

KR1020090075501A 반도체 소자의 금속배선 및 그 형성방법 失效
标题翻译：半导体器件的金属接线及其制造方法
公开(公告)号：KR1020090075501A
公开(公告)日：2009-07-08
申请号：KR1020080001378
申请日：2008-01-04
申请人： 에스케이하이닉스 주식회사
发明人： 정동하 , 염승진 , 김백만 , 김정태 , 이남열
IPC分类号： H01L21/28
CPC分类号： H01L21/76846 , H01L21/2855 , H01L21/76853 , H01L21/76877
摘要： A metal wiring of a semiconductor device and a method of manufacturing the same are provided to prevent the diffusion of a copper layer by forming the copper layer with a multiple structure composed of an amorphous VN film, an amorphous Crv film, and a crystalline Cr film. An insulating layer is formed on a semiconductor substrate(100) while having a wiring region(D). A diffusion barrier(110) comprises a multiple structure composed of V1- xNx(104) film, Cr1-yVy film(108), the Cr film. A metal layer is formed in order to bury a region for the insulating layer on the diffusion barrier. The V1-xNx film and Cr1-yVy film have the respective amorphous phase. The Cr film has the crystalline phase, and the x of the V1-xNx film has the range of 0.1~0.4.
摘要翻译：提供半导体器件的金属布线及其制造方法，以通过由具有非晶形VN膜，非晶Crv膜和结晶Cr膜的多重结构形成铜层来防止铜层的扩散。在半导体衬底（100）上形成绝缘层，同时具有布线区域（D）。扩散阻挡层（110）包括由V1-×Nx（104）膜，Cr1-yVy膜（108），Cr膜构成的多重结构。形成金属层以便将绝缘层的区域埋在扩散阻挡层上。 V1-xNx膜和Cr1-yVy膜具有相应的非晶相。 Cr膜具有结晶相，V1-xNx膜的x的范围为0.1〜0.4。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式