专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101142333B1 반도체 소자의 콘택플러그 형성방법 失效
标题翻译：形成半导体器件接触插塞的方法
公开(公告)号：KR101142333B1
公开(公告)日：2012-05-17
申请号：KR1020050132219
申请日：2005-12-28
申请人： 에스케이하이닉스 주식회사
发明人： 김백만 , 이영진 , 곽노정 , 김수현
IPC分类号： H01L21/28
摘要： A method for forming a contact plug of a semiconductor device is provided to prevent peeling in TiN layer deposition by maximizing nitridation. An interlayer dielectric(20) is formed on a silicon substrate(10) having a capacitor(40). The capacitor is comprised of a lower electrode(40a), a dielectric(40b), and an upper electrode(40c). The interlayer dielectric and the upper electrode of the capacitor are etched to form a contact hole(60). A Ti layer is formed on the whole surface of the substrate including the contact hole. The surface of the Ti layer is nitrided to form a first TiN layer(80). A second TiN layer(90) is formed on the first TiN layer. A metal layer(100) for a plug is formed on the second TiN layer. The metal layer for a plug is etched back until the interlayer dielectric is exposed.

2. 发明授权

KR101094380B1 금속콘택을 갖는 반도체장치 제조 방법 失效
标题翻译：用金属接触制造半导体器件的方法
公开(公告)号：KR101094380B1
公开(公告)日：2011-12-15
申请号：KR1020080135791
申请日：2008-12-29
申请人： 에스케이하이닉스 주식회사
发明人： 김백만 , 염승진 , 조직호
IPC分类号： H01L21/8242 , H01L21/28
CPC分类号： H01L27/10894 , H01L21/76804 , H01L21/76816 , H01L21/76895 , H01L27/10885 , H01L27/10888 , Y10T29/49204
摘要： 본 발명은 금속콘택(M1C) 식각공정시 콘택홀이 오픈되지 않는 낫오픈 및 비트라인배선막과 금속콘택이 숏트되어 브릿지가 발생하는 것을 방지할 수 있는 반도체장치 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체장치 제조 방법은 실리콘기판 상부에 제1랜딩금속콘택을 형성하는 단계; 상기 제1랜딩금속콘택 상에 상기 제1랜딩금속콘택과 층간절연막에 의해 절연되는 복수의 비트라인을 형성하는 단계; 이웃하는 상기 비트라인 사이를 관통하여 상기 제1랜딩금속콘택에 연결되는 제2랜딩금속콘택을 형성하는 단계; 상기 제2랜딩금속콘택 상에 금속콘택을 형성하는 단계; 및 상기 금속콘택에 연결되는 금속배선을 형성하는 단계를 포함하고, 상술한 본 발명은 금속콘택(M1C) 아래에 랜딩금속콘택(LMC)을 미리 형성하므로써 금속콘택을 형성하기 위한 M1C 식각 공정시 낫오픈 및 브릿지를 방지할 수 있는 효과가 있다.
금속콘택, M1C, 비트라인, 랜딩금속콘택, LMC, 비트라인콘택

3. 发明授权

KR101088813B1 반도체 소자의 금속배선 및 그 형성방법 失效
公开(公告)号：KR101088813B1
公开(公告)日：2011-12-01
申请号：KR1020080073170
申请日：2008-07-25
申请人： 에스케이하이닉스 주식회사
发明人： 오준석 , 염승진 , 김백만 , 정동하 , 김정태 , 이남열 , 김재홍
IPC分类号： H01L21/28
CPC分类号： H01L21/76846 , H01L21/76856 , H01L23/53238 , H01L2924/0002 , H01L2924/00
摘要： 본 발명은 소자 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 및 그 형성방법을 개시한다. 개시된 본 발명에 따른 반도체 소자의 금속배선은, 반도체 기판 상부에 형성되며, 배선 형성 영역을 갖는 절연막, 상기 절연막의 배선 형성 영역 표면 상에 형성되며, TaN막과 Mo
x O
y 막 및 Mo막의 다층 구조를 포함하는 확산방지막 및 상기 확산방지막 상에 상기 절연막의 배선 형성 영역을 매립하도록 형성된 금속막을 포함한다.

4. 发明公开

KR1020110098519A 반도체 장치 제조 방법 有权
标题翻译：半导体器件制造方法
公开(公告)号：KR1020110098519A
公开(公告)日：2011-09-01
申请号：KR1020100018170
申请日：2010-02-26
申请人： 에스케이하이닉스 주식회사
发明人： 김백만
IPC分类号： H01L21/8242
CPC分类号： H01L21/28525 , H01L21/76877 , H01L27/10855 , H01L27/10876 , H01L27/10888 , H01L29/66621
摘要： 본 발명은 매립 게이트를 갖는 반도체 장치의 저항(external resistance)을 감소시킬 수 있는 반도체 장치 제조 방법을 제공하기 위한 것으로, 본 발명은 매립 게이트를 포함하는 기판에 이온주입을 진행하여 BLC 노드와 SNC 노드를 포함하는 접합영역을 형성하는 단계; 상기 기판 상에 상기 접합영역을 오픈시키는 제1절연막 패턴을 형성하는 단계; 상기 제1절연막 패턴 사이를 매립하는 버퍼층을 형성하는 단계; 상기 버퍼층을 포함하는 제1절연막 패턴 상에 상기 접합영역의 SNC 노드를 오픈하는 제2절연막 패턴을 형성하는 단계; 상기 제2절연막 패턴 사이를 매립하는 스토리지 노드 콘택을 형성하는 단계; 상기 제2절연막 패턴을 선택적으로 식각하여 상기 접합영역의 BLC 노드 상의 버퍼층을 오픈시키는 단계; 및 상기 접합영역의 BLC 노드 상의 버퍼층 상에 비트라인 전극 및 비트라인 하드마스크를 적층하는 단계를 포함하여, 스토리지 노드 콘택과 기판 사이에 폴리실리콘으로 버퍼층을 형성함으로써 누설전류를 감소시키고, 리프레시를 개선하며 스토리지 노드 콘택으로 비저항이 낮은 금속물질을 적용하여 반도체 소자의 저항을 안정적으로 감소시키는 효과가 있다.
摘要翻译：本发明提供一种制造能够降低具有掩埋栅极的半导体器件的外部电阻的半导体器件的方法，形成包括第一区域和第二区域的结区域; 形成用于打开衬底上的结区的第一绝缘膜图案; 在第一绝缘膜图案之间形成用于填充的缓冲层; 在包括所述缓冲层的所述第一绝缘膜图案上形成用于打开所述结区的SNC节点的第二绝缘膜图案; 形成用于嵌入第二绝缘膜图案之间的存储节点触点; 选择性地蚀刻所述第二绝缘膜图案以在所述结区的所述BLC节点上打开缓冲层; 并且在结区的BLC节点上的缓冲层上堆叠位线电极和位线硬掩模以减少漏电流并通过在存储节点触点和衬底之间形成多晶硅缓冲层来改善刷新并且通过向存储节点触点施加具有低电阻率的金属材料来稳定地减小半导体器件的电阻。

5. 发明授权

KR101029107B1 반도체 소자의 금속배선 및 그 형성방법 失效
标题翻译：半导体器件的金属布线和形成方法
公开(公告)号：KR101029107B1
公开(公告)日：2011-04-13
申请号：KR1020080085396
申请日：2008-08-29
申请人： 에스케이하이닉스 주식회사
发明人： 정동하 , 염승진 , 김백만 , 이남열
IPC分类号： H01L21/28 , H01L21/3205
CPC分类号： H01L21/76856 , H01L21/76846 , H01L21/76873 , H01L23/53238 , H01L2924/0002 , H01L2924/00
摘要： 본 발명은 확산방지막의 특성을 개선하여 배선 특성을 향상시킬 수 있는 반도체 소자의 금속배선 및 그의 형성방법을 개시한다. 개시된 본 발명에 따른 반도체 소자의 금속배선은, 반도체 기판 상부에 형성되며 배선 형성 영역을 갖는 절연막, 상기 절연막의 배선 형성 영역 표면 상에 형성되며 MoB
2 막과 Mo
x B
y N
z 막 및 Mo막의 다층 구조를 포함하는 확산방지막 및 상기 확산방지막 상에 상기 절연막의 배선 형성 영역을 매립하도록 형성된 금속막을 포함한다.
摘要翻译：公开了一种半导体器件的金属布线及其形成方法，其能够通过改善防扩散膜的特性来改善布线特性。根据本发明的半导体器件的金属布线包括形成在半导体衬底上并具有布线形成区域的绝缘膜，

6. 发明授权

KR101019700B1 반도체 소자의 제조 방법 有权
标题翻译：制造半导体器件的方法
公开(公告)号：KR101019700B1
公开(公告)日：2011-03-07
申请号：KR1020080039509
申请日：2008-04-28
申请人： 에스케이하이닉스 주식회사
发明人： 정동하 , 염승진 , 김백만 , 박창수 , 김정태 , 이남열
IPC分类号： H01L21/24 , H01L21/324 , H01L21/205
CPC分类号： H01L21/28518
摘要： 본 발명에 따른 반도체 소자의 제조 방법는, 반도체 기판 상에 콘택홀이 구비된 절연막을 형성하는 단계; 상기 콘택홀의 표면 및 상기 절연막 상에 하부로부터 상부로 갈수록 실리콘 리치(Rich)한 조성으로부터 금속 리치한 조성을 갖도록 금속-실리사이드막을 형성하는 단계; 및 상기 금속-실리사이드막 내에 금속 및 실리콘의 조성이 균일해지도록 상기 금속-실리사이드막을 열처리하는 단계를 포함한다.
摘要翻译：根据本发明的制造半导体器件的方法包括以下步骤：在半导体衬底上形成具有接触孔的绝缘膜; 在接触孔的表面和绝缘膜上形成金属 - 硅化物膜，以便由富含硅的组合物得到富含金属的组合物，从底部到顶部; 并且对金属硅化物膜进行退火，使得金属硅化物膜中金属和硅的组成均匀。

7. 发明公开

KR1020100129011A 매립형비트라인을 구비한 반도체장치 제조 방법 无效
标题翻译：用BIGIED BITLINE制造半导体器件的方法
公开(公告)号：KR1020100129011A
公开(公告)日：2010-12-08
申请号：KR1020090047738
申请日：2009-05-29
申请人： 에스케이하이닉스 주식회사
发明人： 정동하 , 염승진 , 김백만 , 이남열
IPC分类号： H01L21/336 , H01L21/28
摘要： PURPOSE: A semiconductor device manufacturing method with buried bit line is provided to obtain the low sheet resistance in case of using the ion-implanted silicide film by forming a buried bit line by burying the metal layer in a burying frame removed of silicide layer. CONSTITUTION: A structure equipped with a capping layer is formed on the side wall of a substrate(21). The metal silicide layer is formed within substrate between the structures. A burying frame(31) is formed by removing the metal silicide layer. A bit line(33B) is formed by burying the metal layer in the burying frame.
摘要翻译：目的：提供一种具有掩埋位线的半导体器件制造方法，以在通过将金属层埋入除去硅化物层的掩埋框中形成掩埋位线来使用离子注入硅化物膜的情况下获得低的薄层电阻。构成：在基板（21）的侧壁上形成装有盖层的结构。金属硅化物层形成在结构之间的衬底内。通过去除金属硅化物层形成掩埋框架（31）。通过将金属层埋入掩埋框架中而形成位线（33B）。

8. 发明公开

KR1020090119503A 반도체 소자의 금속배선 및 그 형성방법 失效
标题翻译：半导体器件的金属接线及其制造方法
公开(公告)号：KR1020090119503A
公开(公告)日：2009-11-19
申请号：KR1020080045586
申请日：2008-05-16
申请人： 에스케이하이닉스 주식회사
发明人： 김정태 , 염승진 , 김백만 , 정동하 , 오준석 , 이남열 , 김재홍
IPC分类号： H01L21/28
CPC分类号： H01L23/53238 , H01L21/76843 , H01L21/76846 , H01L21/76856 , H01L2924/0002 , H01L2924/00
摘要： PURPOSE: A metal wiring of a semiconductor device and a method of manufacturing the same are provided to improve a characteristic of the diffusion barrier by forming the diffusion barrier including an Ru film, an RUxOy film, IrxOy film, and Ti film. CONSTITUTION: In a metal wiring of a semiconductor device and a method of manufacturing the same, a metal wire of a semiconductor device includes an insulating layer, a diffusion barrier, and a metal film. Insulating layers(104, 108) are formed on a semiconductor substrate(100) and has a space for a wire. The diffusion barrier(116) is formed on the surface of the space for the wire. The diffusion barrier includes a multiple layer which is composed of a CVD-Ru(110a), an RuxOy(110), a IrxOy(112), and an Ti.
摘要翻译：目的：提供半导体器件的金属布线及其制造方法，以通过形成包括Ru膜，RUxOy膜，IrxOy膜和Ti膜的扩散阻挡层来改善扩散阻挡层的特性。构成：在半导体器件的金属布线及其制造方法中，半导体器件的金属线包括绝缘层，扩散阻挡层和金属膜。绝缘层（104,108）形成在半导体衬底（100）上并且具有用于导线的空间。扩散阻挡层（116）形成在电线空间的表面上。扩散阻挡层包括由CVD-Ru（110a），RuxOy（110），IrxOy（112）和Ti构成的多层。

9. 发明授权

KR100920038B1 반도체 소자의 게이트 및 그의 형성방법 失效
标题翻译：半导体器件的栅极及其形成方法
公开(公告)号：KR100920038B1
公开(公告)日：2009-10-07
申请号：KR1020060128131
申请日：2006-12-14
申请人： 에스케이하이닉스 주식회사
发明人： 김수현 , 김백만 , 이영진 , 황선우 , 정동하 , 김정태
IPC分类号： H01L21/336
摘要： 반도체 소자의 게이트는, 반도체 기판 상에 형성된 게이트절연막; 상기 게이트절연막 상에 형성된 도핑된 폴리실리콘막; 상기 도핑된 폴리실리콘막 상에 형성되며, 표면이 산소 스터핑(Stuffing) 처리된 제1확산방지막; 상기 제1확산방지막 상에 형성된 비정질 금속의 제2확산방지막; 상기 제2확산방지막 상에 형성된 제3확산방지막; 상기 제3확산방지막 상에 형성된 게이트도전막; 및 상기 게이트도전막 상에 형성된 하드마스크막;을 포함한다.

10. 发明授权

KR100914982B1 반도체 소자의 금속배선 및 그 형성방법 失效
公开(公告)号：KR100914982B1
公开(公告)日：2009-09-02
申请号：KR1020080000319
申请日：2008-01-02
申请人： 에스케이하이닉스 주식회사
发明人： 김정태 , 염승진 , 김백만 , 정동하
IPC分类号： H01L21/28
CPC分类号： H01L23/53238 , H01L21/76807 , H01L21/76843 , H01L21/76846 , H01L21/76856 , H01L23/53295 , H01L2924/0002 , H01L2924/00
摘要： 본 발명은 확산방지막의 특성을 개선하여 소자 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 및 그 형성방법을 개시한다. 개시된 본 발명에 따른 반도체 소자의 금속배선은, 반도체 기판 상에 형성되며, 배선 형성 영역을 갖는 절연막; 상기 절연막의 배선 형성 영역 표면 상에 형성되며, V막, V
x N
y 막 및 V
x N
y O
z 막의 다층 구조를 포함하는 확산방지막; 및 상기 확산방지막 상에 상기 절연막의 배선 형성 영역을 매립하도록 형성된 금속막;을 포함한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式