专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101432766B1 반도체 장치 및 그 제작방법 有权
公开(公告)号：KR101432766B1
公开(公告)日：2014-08-21
申请号：KR1020087031516
申请日：2007-05-16
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 카케하타테쓰야 , 타나카테츠히로 , 아사미요시노부
IPC分类号： H01L21/8247 , H01L27/115 , H01L21/336
CPC分类号： H01L27/1214 , H01L21/3143 , H01L21/31612 , H01L21/31637 , H01L21/31645 , H01L27/115 , H01L27/11521 , H01L29/4908 , H01L29/66825 , H01L29/78603 , H01L29/7881
摘要： 막특성이 우수한 절연막을 제조하는 기술을 제공하는 것을 목적으로 한다. 특히, 치밀한 고내압의 절연막을 제조하는 기술을 제공하는 것을 목적으로 한다. 또한, 전자 트랩이 적은 절연막을 제조하는 기술을 제공하는 것을 목적으로 한다. 산소를 포함한 절연막에 대하여, 산소를 포함한 분위기 하에서, 고주파를 사용해서 전자밀도가 1×10
11 cm
-3 이상, 또한, 전자온도가 1.5eV이하인 조건에서 플라즈마처리를 행한다.
비휘발성 반도체 기억장치, 절연막, 고내압, 전자 트랩.

2. 发明公开

KR1020080108027A 반도체 장치 및 그 제조 방법 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020080108027A
公开(公告)日：2008-12-11
申请号：KR1020080052670
申请日：2008-06-04
申请人： 로무 가부시키가이샤 , 가부시키가이샤 히다치 고쿠사이 덴키
发明人： 이와모또구니히꼬 , 오가와아리또 , 가미무따유우이찌
IPC分类号： H01L21/336
CPC分类号： H01L29/517 , C23C16/45529 , C23C16/45531 , H01L21/28194 , H01L21/3141 , H01L21/31637 , H01L21/31641 , H01L21/31645 , H01L21/823857 , H01L29/495 , H01L29/4966 , H01L29/4975 , H01L29/513
摘要： A semiconductor device and a manufacturing method thereof are provided to increase the performance of the semiconductor components by forming the n-type MISFET and the p-type MISFET with the same materials. A semiconductor device is complementary and consists of the n-channel type first MISFET and p-channel type second MISFET. The n-channel type first MISFET comprises the first gate insulating layer, the first metal oxide layer, the second metal oxide layer, and the first conductive layer. The first gate insulating layer is arranged on the surface of the semiconductor substrate(10). The first metal oxide layer is arranged on the first gate insulating layer. The first metal oxide layer has the composition ratio expressed as M1xM2yO. The second metal oxide layer is arranged on the first metal oxide layer. The first conductive layer is arranged on the second metal oxide layer. The p-channel type second MISFET comprises the second gate insulating layer, the third metal oxide layer, the fourth metal oxide layer, and the second conductive layer. The second gate insulating layer is arranged on the surface of semiconductor substrate. The third metal oxide layer is arranged on the second gate insulating layer. The third metal oxide layer has the composition ratio expressed as M3zM4wO. The fourth metal oxide layer is arranged on the third metal oxide layer. The second conductive layer is arranged on the fourth metal oxide layer.
摘要翻译：提供半导体器件及其制造方法，通过用相同的材料形成n型MISFET和p型MISFET来提高半导体器件的性能。半导体器件是互补的，并且由n沟道型第一MISFET和p沟道型第二MISFET构成。 n沟道型第一MISFET包括第一栅极绝缘层，第一金属氧化物层，第二金属氧化物层和第一导电层。第一栅极绝缘层布置在半导体衬底（10）的表面上。第一金属氧化物层布置在第一栅极绝缘层上。第一金属氧化物层的组成比表示为M1×2MyO。第二金属氧化物层设置在第一金属氧化物层上。第一导电层设置在第二金属氧化物层上。 p沟道型第二MISFET包括第二栅极绝缘层，第三金属氧化物层，第四金属氧化物层和第二导电层。第二栅极绝缘层布置在半导体衬底的表面上。第三金属氧化物层布置在第二栅极绝缘层上。第三金属氧化物层的组成比表示为M3zM4wO。第四金属氧化物层布置在第三金属氧化物层上。第二导电层设置在第四金属氧化物层上。

3. 发明授权

KR100853903B1 비교적 높은 유전율을 갖는 코팅을 기판 상에 증착하는 방법 失效
标题翻译：将具有相对高介电常数的涂层沉积在基材上的方法
公开(公告)号：KR100853903B1
公开(公告)日：2008-08-25
申请号：KR1020037012156
申请日：2002-03-19
申请人： 맷슨 테크놀로지, 인크. , 더 리전트 오브 더 유니버시티 오브 캘리포니아
发明人： 창,제인 , 린,유성 , 켑틴,아비사이 , 센드러,마이클 , 레비,사기 , 브롬,로빈
IPC分类号： H01L21/205
CPC分类号： C23C16/45527 , C23C16/40 , C23C16/45525 , C23C16/52 , H01L21/3141 , H01L21/31604 , H01L21/31637 , H01L21/31641 , H01L21/31645
摘要： 고유전율 유전체 코팅을 반도체 웨이퍼와 같은 기판 상에 증착하는 방법을 제공한다. 기판은 1 이상의 반응 사이클에 적용된다. 예를 들어, 전형적인 반응 사이클에서 기판은 일정한 증착 온도로 가열된다. 그 후, 일 실시예에서는, 1 이상의 반응성 유기 금속 가스 전구체가 반응기 용기(12)에 공급된다. 층을 산화 및/또는 고밀도화하기 위하여 산화 가스가 일정한 산화 온도에서 기판으로 공급된다. 그 결과, 적어도 하나, 또는 어떤 실시예에서는 2 이상의 단층과 동일한 두께를 갖는 금속 산화 코팅이 형성된다. 결과적인 금속 산화 코팅의 유전율은 종종 약 4보다 크며, 어떤 실시예에서는 약 10 내지 약 80이다.
증착, 고유전율, 유전체 코팅, 반응기 용기

4. 发明授权

KR100725690B1 반도체장치 및 그 제조방법 有权
标题翻译：半导体装置及其制造方法
公开(公告)号：KR100725690B1
公开(公告)日：2007-06-07
申请号：KR1020040051349
申请日：2004-07-02
申请人： 파나소닉 주식회사
发明人： 나츠메신야 , 하야시신이치로
IPC分类号： H01L27/108 , H01L27/105
CPC分类号： H01L28/65 , H01L21/31637 , H01L27/10814 , H01L27/10855 , H01L27/10885 , H01L28/90
摘要： 본 발명은 유전체에 대해 비교적 고온의 열처리를 실시함으로써 발생하는 전극의 단선을 방지할 수 있도록 하는 것이다.
용량소자(26)는, 반도체기판(10) 상의 제 3 절연막(22)에 형성된 개구부(22a)의 저면 및 벽면 상에 형성된 귀금속의 산화물, 질화물 또는 산질화물의 다결정으로 이루어지는 하부전극(23)과, 이 하부전극(23) 상에 형성된 유전체로 이루어지는 용량절연막(24), 및 이 용량절연막(24) 상에 형성된 귀금속의 산화물, 질화물 또는 산질화물의 다결정으로 이루어지는 상부전극(25)을 구비한다. 이 구성에 의해, 용량절연막(24)에 대한 유전체 결정화를 위한 열처리 시에 발생하는 하부전극(23) 및 상부전극(25)의 단선과, 용량절연막(24)을 구성하는 원자의 확산을 방지할 수 있다.
용량소자, 반도체기판, 절연막, 트렌치분리영역, 불순물확산층
摘要翻译：发明内容本发明旨在防止由于在相对高的温度下对电介质进行热处理而引起的电极的断开。

5. 发明授权

KR100691168B1 유전 장벽층 필름 有权
标题翻译：电介质膜层
公开(公告)号：KR100691168B1
公开(公告)日：2007-03-09
申请号：KR1020057016055
申请日：2004-02-26
申请人： 섬모픽스, 인코포레이티드
发明人： 드머레이,리차드,이. , 브룩스,피터 , 나라시만,무쿤단
IPC分类号： C23C14/34 , H05B33/22 , C09K5/00 , C23C14/02
CPC分类号： C23C14/345 , C23C14/35 , H01L21/02145 , H01L21/02164 , H01L21/02178 , H01L21/02186 , H01L21/02192 , H01L21/02194 , H01L21/022 , H01L21/02266 , H01L21/02304 , H01L21/31604 , H01L21/31608 , H01L21/31612 , H01L21/31616 , H01L21/31637 , H01L21/31691 , H01L51/5253 , H01L51/5256 , H01L51/5265 , Y10S438/958
摘要： 본 발명에 따르면, 유전체 장벽층이 개시되어 있다. 본 발명에 따른 장벽층은 펄스화-DC, 기판 바이어스 물리적 기상 증착법에 의하여 기판상에 증착된 치밀한 비결정 유전층을 포함하고, 여기서 치밀한 비결정 유전층은 장벽층이다. 본 발명에 따른 장벽층을 형성하는 방법은 기판을 제공하는 단계 및 펄스화-DC, 바이어스화, 광타겟 물리적 기상 증착 단계에서 기판 상에 고도의 치밀한 비결정 유전재료를 증착하는 단계를 포함한다. 또 이 방법은 기판상에 연금속 브레스 처리를 수행하는 단계를 포함할 수 있다. 이러한 장벽층은 전기층, 광학층, 면역층 또는 마찰층과 같이 사용될 수 있다.
유전체, 장벽층, 필름

6. 发明授权

KR100638421B1 반도체 장치의 제조 방법 失效
标题翻译：制造半导体器件的方法
公开(公告)号：KR100638421B1
公开(公告)日：2006-10-24
申请号：KR1020030043229
申请日：2003-06-30
申请人： 엘피다 메모리, 아이엔씨.
发明人： 후지오카히로후미 , 코야나기켄이치 , 키타무라히로유키
IPC分类号： H01L21/8242
CPC分类号： H01L21/0228 , C23C16/405 , C23C16/45553 , H01L21/02181 , H01L21/02183 , H01L21/02189 , H01L21/31637 , H01L27/10852 , H01L28/40
摘要： 반도체 기판 상에 하부 전극과, 상부 전극 및 상기 하부 전극과 상부 전극 사이의 용량 절연막을 구비하는 커패시터를 포함하는 반도체 장치 제조 방법으로서, 상기 용량 절연막은 상기 CVD법을 사용하여 상기 반도체 기판 위의 상기 하부 전극 상에 형성되는 반도체 장치의 제조 방법에 있어서, 상기 방법은, 상기 반도체 기판 상에 상기 하부 전극을 형성하는 하부 전극 형성 스텝과; 상기 반도체 기판이 위치된 반응로 내로 특정 금속을 포함하는 원료 가스를 도입하는 제 1의 단계와, 계속해서 상기 반응로 내로 산화성 가스를 도입하는 제 2의 단계를 포함하는 2중 단계의 성막 스텝, 및 상기 용량 절연막 상에 상기 상부 전극을 형성하는 상부 전극 형성 스텝을 포함하고, 상기 2중 단계의 성막 스텝을 2회 이상 반복하는 것에 의해 상기 반도체 기판 위의 상기 하부 전극 상에 상기 특정 금속의 산화물로서의 금속 산화막이 형성되어, 상기 용량 절연막을 형성한다. 따라서, 스루풋을 감소하지 않으면서 양호한 커버리지 특성과 양호한 막질을 갖는 용량 절연막을 얻을 수 있게 된다.
용량 절연막, 커버리지 특성, 단차
摘要翻译：作为半导体衬底上的下电极和上电极和具有电容器的下部电极和上部电极之间的绝缘膜的电容器的半导体器件制造方法，所述电容器绝缘膜是上述所述的半导体衬底使用CVD法用于将形成在所述下部电极的半导体装置的制造方法，该方法包括：形成在半导体衬底上形成下电极和所述步骤中的下电极; 的第一导入含有特定的金属的原料气体与半导体基片和定位在反应器步骤中，然后将反应成2相，其包含所述第二步骤以引入氧化气体膜形成工序通过和由上部电极形成工序，在电容上部电极绝缘膜，以及重复两两次或更多次的步骤的沉积步骤的步骤的特定金属到半导体衬底上方的下电极的氧化物形成电容器绝缘膜。因此，可以在不降低产量的情况下获得具有良好覆盖特性和良好膜质量的电容器绝缘膜。

7. 发明授权

KR100621765B1 반도체 소자에서의 박막 형성방법 및 그에 따른 박막형성장치 有权
标题翻译：在半导体器件中形成薄膜的方法及其装置
公开(公告)号：KR100621765B1
公开(公告)日：2006-09-08
申请号：KR1020040004212
申请日：2004-01-20
申请人： 삼성전자주식회사
发明人： 여재현 , 박영욱 , 김기철 , 한재종
IPC分类号： H01L21/205
CPC分类号： C23C16/44 , H01L21/28562 , H01L21/3141 , H01L21/31604 , H01L21/31637 , H01L21/31641 , H01L21/31645 , H01L21/31691
摘要： 본 발명에서는 기판 상에 박막을 형성함에 있어서 프로세스 가스 및 퍼징 가스를 일정 온도로 미리 가열하여 공급함으로써 형성하고자 하는 박막의 구성 원소를 함유하고 있는 반응물을 원활하게 공급 및 제거할 수 있는 반도체 소자에서의 박막 형성방법 및 그에 따른 박막 형성장치가 개시된다. 상기 박막 형성방법은 미리 가열되어 공급되는 제1 가스에 의하여 버블링된 제1 반응물을 챔버에 공급하여 기판 상에 상기 제1 반응물을 화학흡착시키는 단계와, 상기 챔버를 퍼징하여 상기 제1 반응물이 화학흡착된 결과물 상의 부산물을 제거하는 단계와, 상기 챔버에 제2 반응물을 공급하여 제2 반응물을 상기 기판 상에 화학흡착시켜 화학치환에 의하여 박막을 형성하는 단계를 포함한다.
반도체 소자, 챔버, 박막, 제1 반응물, 제2 반응물, 가열부

8. 发明公开

KR1020060033500A 미세 전자 소자의 다층 유전체막 및 그 제조 방법 失效
公开(公告)号：KR1020060033500A
公开(公告)日：2006-04-19
申请号：KR1020040082652
申请日：2004-10-15
申请人： 삼성전자주식회사
发明人： 원석준 , 권대진 , 이종호
IPC分类号： H01L21/336 , H01L21/8242
CPC分类号： H01L29/517 , H01L21/28194 , H01L21/28273 , H01L21/3141 , H01L21/3142 , H01L21/31637 , H01L21/31641 , H01L21/31645 , H01L29/78
摘要： 미세 전자 소자 성능 개선에 적합한 다층 유전체막 및 그 제조 방법이 제공된다. 미세 전자 소자의 다층 유전체막은 두 개 이상의 서로 다른 성분의 산화물로 층상 구조가 없도록 형성되어 있는 복합막 및 복합막의 적어도 한 면에 형성되어 있는 단일 성분의 산화물로 형성되어 있는 단일막을 포함한다.
다층 유전체막, 단일막, 복합막

9. 发明公开

KR1020060007325A 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법 无效
标题翻译：使用等离子体增强原子层沉积技术制造介电层的方法
公开(公告)号：KR1020060007325A
公开(公告)日：2006-01-24
申请号：KR1020040056126
申请日：2004-07-19
申请人： 삼성전자주식회사
发明人： 송민우 , 원석준 , 정용국 , 권대진 , 김원홍
IPC分类号： H01L21/205 , H01L21/31
CPC分类号： H01L21/02274 , C23C16/405 , C23C16/45542 , H01L21/02175 , H01L21/0228 , H01L21/3141 , H01L21/31604 , H01L21/31616 , H01L21/31637 , H01L21/31641 , H01L21/31645
摘要： A method of forming a dielectric layer using a plasma enhanced atomic layer deposition technique includes: loading a semiconductor substrate having a three-dimensional structure into a reaction chamber; and repeatedly performing the following steps until a dielectric layer with a desired thickness is formed: supplying a source gas into the reaction chamber; stopping the supply of the source gas and purging the source gas remaining inside the reaction chamber; and supplying oxygen gas into the reaction chamber after purging the source gas, and applying RF power for oxygen plasma treatment, a level of the applied RF power and a partial pressure of the oxygen gas being increased concurrently with an increased aspect ratio of the three-dimensional structure.

10. 发明授权

KR100541179B1 유전막 형성 장치 및 방법 失效
标题翻译：用于形成介质层的装置和方法
公开(公告)号：KR100541179B1
公开(公告)日：2006-01-11
申请号：KR1020030006513
申请日：2003-02-03
申请人： 삼성전자주식회사
发明人： 박인성 , 임기빈 , 박기연 , 여재현 , 이윤정
IPC分类号： H01L21/205
CPC分类号： H01L21/022 , C23C16/54 , H01L21/02178 , H01L21/02181 , H01L21/02271 , H01L21/0228 , H01L21/3141 , H01L21/31604 , H01L21/31608 , H01L21/31637 , H01L21/31641 , H01L21/31645 , H01L21/31691 , H01L21/3185 , H01L21/67207 , H01L27/0218 , H01L28/56
摘要： CVD 방법과 ALD 방법 모두가 채용된 유전막 형성 장치 및 방법을 개시한다. 유전막 형성 장치는 웨이퍼 상에 제 1 유전막을 화학기상증착 방식으로 형성하는 제 1 챔버와, 제 1 유전막 상에 제 2 유전막을 원자층 증착 방식으로 형성하는 제 2 챔버를 포함한다. 반대로, 제 1 챔버에서 제 1 유전막을 원자층 증착 방식으로 형성하고, 제 2 챔버에서 제 2 유전막을 화학기상증착 방식으로 형성할 수도 있다. 따라서, 이중의 유전막을 화학기상증착법과 원자층 증착법으로 형성함으로써, 화학기상증착법으로 빠른 시간 내에 형성된 제 1 유전막 상에 제 2 유전막을 원자층 증착법을 이용해서 웨이퍼 상의 넓은 영역에 걸쳐서 균일한 두께로 빠르게 형성할 수가 있게 된다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式