专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020140122221A 시프트 레지스터, 디스플레이 장치, 게이트 구동 회로, 및 구동 방법 有权
标题翻译：移位寄存器，显示设备，门驱动电路和驱动方法
公开(公告)号：KR1020140122221A
公开(公告)日：2014-10-17
申请号：KR1020147017047
申请日：2013-06-28
申请人： 보에 테크놀로지 그룹 컴퍼니 리미티드 , 청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
发明人： 우,보 , 치,시아오징 , 죠우,취엔구오 , 니에,레이센
IPC分类号： G09G3/36 , G11C19/00
CPC分类号： H03K17/302 , G09G3/3611 , G09G3/3677 , G09G2300/0408 , G09G2310/0286 , G11C19/28 , G11C19/287 , G11C27/04
摘要： 시프트 레지스터, 디스플레이 장치, 게이트 구동 회로 및 구동 방법이 제공되는데, 시프트 레지스터는 복수의 스테이지의 시프트 레지스터 회로들(SR0-SRn)을 포함하고, 복수의 스테이지의 시프트 레지스터 회로들(SR0-SRn) 중의 N번째 스테이지의 시프트 레지스터 회로는 프리차징 회로(1), 풀-업 회로(2), 리셋 회로(3) 및 유지 회로를 포함하고, 유지 회로는 게이트가 제1 제어 신호 단자(CK)에 접속되고 소스 및 드레인이 서로 접속되어 있는 제8 트랜지스터(M8)를 구비한다. 시프트 레지스터가 실현될 뿐만 아니라, 회로의 동작 기간이 감소되며, 이는 임계 전압이 시프트되는 문제를 해결할 수 있다. 또한, 소스 및 드레인이 단락되는 트랜지스터를 이용하여 풀-다운 노드에 대한 제어 신호의 제어가 실현되어, 풀-다운 노드에서의 전위는 제1 제어 신호가 하이 레벨에 있을 때 빠르게 상승하고, 제1 제어 신호가 로우 레벨에 있을 때는 감소된 하강 범위를 가지며, 이는 회로의 더욱 양호한 제어를 실현할 수 있다.

2. 发明公开

KR1020100092544A 램프 생성기 및 이를 포함하는 이미지 센서 有权
标题翻译： RAMP发生器和图像传感器，包括它们
公开(公告)号：KR1020100092544A
公开(公告)日：2010-08-23
申请号：KR1020090011694
申请日：2009-02-13
申请人： 삼성전자주식회사
发明人： 임용
IPC分类号： H03M1/56 , H03M1/12
CPC分类号： G11C7/16 , G11C5/147 , G11C7/1006 , G11C7/1051 , G11C7/106 , G11C27/028 , G11C27/04 , H04N5/3765 , H04N5/378
摘要： PURPOSE: A ramp generator and an image sensor including the same are provided to prevent the generation of a glitch by maintaining a current cell in a turned-on state. CONSTITUTION: A row decoder(110) generates a plurality of row selection signals. A column decoder(120) generates a plurality of column decoder. A current cell matrix(130) includes a plurality of current cells which provides a plurality of current units. The current cell matrix generates an output current by adding the current units. A current-voltage converter(150) converts the output current of the current cell matrix into a ramp voltage. Each of the current cells is turned on when a corresponding row selection signal or a corresponding column selection signal is activated from column selection signals and row selection signals.
摘要翻译：目的：提供斜坡发生器和包括该斜坡发生器的图像传感器，以通过将当前单元维持在导通状态来防止产生毛刺。构成：行解码器（110）产生多个行选择信号。列解码器（120）产生多个列解码器。当前小区矩阵（130）包括提供多个当前单元的多个当前小区。当前单元格矩阵通过加上当前单位产生输出电流。电流 - 电压转换器（150）将当前单元矩阵的输出电流转换成斜坡电压。当从列选择信号和行选择信号激活相应的行选择信号或对应的列选择信号时，当前单元中的每一个都被接通。

3. 发明公开

KR1020100083321A 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치 有权
标题翻译：移位寄存器和有机发光显示装置使用它
公开(公告)号：KR1020100083321A
公开(公告)日：2010-07-22
申请号：KR1020090002649
申请日：2009-01-13
申请人： 삼성모바일디스플레이주식회사
发明人： 한삼일
IPC分类号： G09G3/30 , H01L51/50
CPC分类号： G11C19/184 , G11C27/04 , H01L2027/11879
摘要： PURPOSE: A shift register and an organic electroluminescent display device using the same are provided to stabilize an output property of the shift register by minimizing a leakage current path in each stage of the shift register. CONSTITUTION: A shift register comprises a plurality of stages which is subordinately connected to an input line of a start pulse. The shift register is driven with first to third clock signals inputted to first to third input lines. The stage includes first to sixth transistors and a voltage controller(40). The voltage controller is connected to the input terminal, the first input line, and the third node and controls the voltage of a third node(N3) to correspond to a first clock signal and an output signal of the start pulse or previous stage.
摘要翻译：目的：提供一种移位寄存器和使用该移位寄存器的有机电致发光显示装置，以通过使移位寄存器的每个级中的漏电流路径最小化来稳定移位寄存器的输出特性。构成：移位寄存器包括多个级，其下级连接到起始脉冲的输入线。移位寄存器由输入到第一至第三输入线的第一至第三时钟信号驱动。该级包括第一至第六晶体管和电压控制器（40）。电压控制器连接到输入端子，第一输入线路和第三节点，并且控制第三节点（N3）的电压对应于第一时钟信号和起始脉冲或前一级的输出信号。

4. 发明公开

KR1020090103698A 화상 표시 장치 有权
标题翻译：图像显示设备
公开(公告)号：KR1020090103698A
公开(公告)日：2009-10-01
申请号：KR1020090003429
申请日：2009-01-15
申请人： 가부시키가이샤 재팬 디스프레이
发明人： 가사이나루히꼬 , 이시이마사또 , 고노도루 , 아끼모또하지메
IPC分类号： G09G3/30 , H01L51/50
CPC分类号： H01L27/3246 , G11C27/04 , H01L23/15 , H01L51/5012
摘要： PURPOSE: An image display device is provided to prevent blackening without increase a size of a circuit for solving blackening. CONSTITUTION: An image display device is composed of a display unit, a signal line, and an image display. The display unit is composed of a plurality of display devices, and the signal lines inputs an image signal voltage to the display unit. The display includes an image controller controlling the image signal voltage. A detecting voltage(73) and a switch supply a current for detecting the power current to a display device. A detection circuit detects the current flowing in the display device.
摘要翻译：目的：提供图像显示装置，以防止黑化而不增加用于解决黑化的电路的尺寸。构成：图像显示装置由显示单元，信号线和图像显示器构成。显示单元由多个显示装置构成，信号线将图像信号电压输入到显示单元。显示器包括控制图像信号电压的图像控制器。检测电压（73）和开关提供用于检测到显示装置的电力电流的电流。检测电路检测在显示装置中流动的电流。

5. 发明授权

KR100246056B1 고체촬상장치 失效
公开(公告)号：KR100246056B1
公开(公告)日：2000-03-15
申请号：KR1019920000666
申请日：1992-01-18
申请人： 소니 주식회사
发明人： 다까무라요지 , 요네모도가즈야 , 니시나오끼 , 이시바시마나부
IPC分类号： H01L27/146
CPC分类号： H04N5/3591 , G11C27/04
摘要： 본 발명의 고체촬상장치는 수평 및 수직방향으로 2차원적으로 화소의 유니트내에 배열된 복수의 감지유니트와 매 수직열에서 수직방향으로 상기 감지유니트로부터 독출된 전하를 이송하기 위한 수직이송유니트로 구성된 촬상장치유니트와, 클록전압(Ø
H1 )은 최종 비트의 전하이송유니트(8
1 )를 포함하는 하나 걸러의 비트에서 제1전하이송유니트군(8
1 , 8
3 ,...)에 인가되고, 클록전압(Ø
H2 )은 나머지 비트의 하나 걸러의 비트에서 제2전하이송유니트군(8
2 , 8
4 ,...)에 인가되어 수평방향으로 상기 촬상장치유니트로부터 공급되는 전하를 이송하는 복수의 비트의 전하이송유니트군(8
1 , 8
2 , 8
3 ,...)으로 형성된 수평이송유니트로 이루어지고, 상기 클록전압(ØH
1 )의 선단과 상기 클록전압(Ø
H2 )의 후단과의 교점을 상기 클록전압의 피크치들간의 중간레벨� ��다 더 높은 레벨이 되도록 설정한다. 이와 같이, 수평이송유니트의 최종 비트(최종 단)로부터 출력회로유니트로의 소위 전하쇄도현상이 방지될 수 있으며, 따라서 최종 비트의 다이나믹레인지는 상대적으로 증대될 수 있다.

6. 发明授权

KR101592807B1 시프트 레지스터, 드라이버 회로, 표시 장치 有权
标题翻译：移位寄存器驱动电路和显示设备
公开(公告)号：KR101592807B1
公开(公告)日：2016-02-05
申请号：KR1020147026326
申请日：2013-03-05
申请人： 샤프 가부시키가이샤
发明人： 호리우치사토시 , 다나카신야 , 다가와아키라 , 이와세야스아키 , 미즈나가다카유키 , 이와모토아키히사
IPC分类号： G09G3/20 , G02F1/133 , G09G3/36 , G11C19/00
CPC分类号： G09G3/3677 , G09G3/3674 , G09G2310/0281 , G09G2310/0286 , G11C19/28 , G11C27/04
摘要： 제1 및제2 중도단 각각에, 클럭신호가입력되는제1 입력단자와, 상기클럭신호와다른위상의클럭신호가입력되는제2 입력단자와, 출력트랜지스터를통해제1 입력단자에접속된출력단자와, 제2 입력단자및 출력트랜지스터에접속하고, 출력트랜지스터의제어단자의전위를설정하는설정회로가설치되고, 제2 중도단에, 상기설정회로에접속하고, 제어신호가입력되는제어회로가설치되고, 첫단에입력되는시프트개시신호가액티브로되고나서끝 단의출력이액티브로부터비액티브로될 때까지의기간을동작기간으로하여, 제2 중도단의제1 입력단자에입력되는클럭신호가동작기간개시후에처음으로액티브화되었을때, 제2 중도단의제2 입력단자에입력되는클럭신호가비액티브한구성으로한다. 이에의해, 각단에복수의클럭신호가입력되는시프트레지스터의오동작을억제한다.

7. 发明公开

KR1020140141597A 시프트 레지스터, 드라이버 회로, 표시 장치 有权
标题翻译：移位寄存器，驱动电路和显示设备
公开(公告)号：KR1020140141597A
公开(公告)日：2014-12-10
申请号：KR1020147026326
申请日：2013-03-05
申请人： 샤프 가부시키가이샤
发明人： 호리우치사토시 , 다나카신야 , 다가와아키라 , 이와세야스아키 , 미즈나가다카유키 , 이와모토아키히사
IPC分类号： G09G3/20 , G02F1/133 , G09G3/36 , G11C19/00
CPC分类号： G09G3/3677 , G09G3/3674 , G09G2310/0281 , G09G2310/0286 , G11C19/28 , G11C27/04
摘要： 제1 및 제2 중도 단 각각에, 클럭 신호가 입력되는 제1 입력 단자와, 상기 클럭 신호와 다른 위상의 클럭 신호가 입력되는 제2 입력 단자와, 출력 트랜지스터를 통해 제1 입력 단자에 접속된 출력 단자와, 제2 입력 단자 및 출력 트랜지스터에 접속하고, 출력 트랜지스터의 제어 단자의 전위를 설정하는 설정 회로가 설치되고, 제2 중도 단에, 상기 설정 회로에 접속하고, 제어 신호가 입력되는 제어 회로가 설치되고, 첫 단에 입력되는 시프트 개시 신호가 액티브로 되고 나서 끝 단의 출력이 액티브로부터 비액티브로 될 때까지의 기간을 동작 기간으로 하여, 제2 중도 단의 제1 입력 단자에 입력되는 클럭 신호가 동작 기간 개시 후에 처음으로 액티브화되었을 때, 제2 중도 단의 제2 입력 단자에 입력되는 클럭 신호가 비액티브한 구성으로 한다. 이에 의해, 각 단에 복수의 클럭 신호가 입력되는 시프트 레지스터의 오동작을 억제한다.

8. 发明授权

KR100890131B1 아날로그 메모리 失效
标题翻译： ALALOG MEMORY
公开(公告)号：KR100890131B1
公开(公告)日：2009-03-20
申请号：KR1020070096767
申请日：2007-09-21
申请人： 산요덴키가부시키가이샤 , 산요 세미컨덕터 컴퍼니 리미티드
发明人： 오나야마사또 , 세리자와슌스께
IPC分类号： G11C7/10 , G11C7/16
CPC分类号： G11C27/04 , G11C27/026
摘要： 종래 기술에 따른 아날로그 메모리에서는, 스위치드 캐패시터부 SC의 조수에 비례하여, 방전용 배선 Lout의 기생 용량이 커지고 있었다. 본 발명에 따르면, 기생 용량의 총량을 줄이기 위해서, 방전용 배선 Lout을 복수로 분할하고, 동시에 오피 앰프 OP의 비반전 출력 단자 +에 접속되는 제2 MOS 트랜지스터 Out의 수를 감소시킨다. 또한, 배선 선택 스위치 SL을 절환하는 전후에, 기생 용량의 영향도에 차가 생기지 않도록, 현단계와 다음 단계에 관여하는 방전용 배선 Lout이 양쪽 모두 오피 앰프 OP의 비반전 출력 단자 +에 접속된다.
방전용 배선, MOS 트랜지스터, 오피 앰프, 기생 용량, 스위치드 캐패시터

9. 发明授权

KR100267475B1 전하 결합 장치 失效
标题翻译： CCD延时线
公开(公告)号：KR100267475B1
公开(公告)日：2000-10-16
申请号：KR1019930005247
申请日：1993-03-31
申请人： 소니 주식회사
发明人： 노구찌가쯔노리 , 곤도데쯔야
IPC分类号： G11C27/04
CPC分类号： G11C27/04
摘要： 목적 : 신속하게 동작점의 변경을 행할 수 있는 바이어스 조정회로를 갖춘 전하 결합 장치를 제공한다.
구성 : 동일의 실리콘 기판 A 위에 두쌍 CCD로 된 제 1, 제 2 및 제 3 전송부(1), (2), (3)을 형성하고, 각 전송부(1), (2), (3)에 공통된 제 1층 및 제 2층 전송 전극(7), (8)을 형성한다. 제 2 및 제 3출력부(10), (12)를 자동 증폭기(14)에 접속하고, 자동증폭기(14)의 출력단자(14c)를, 제 1 및 제 3 전송부(1), (2)의 각 인푸트 소스(4), (9)에 접속한다. 제 3 전송부(3)은 제 1 및 제 2 전송부(1)의 30%최대 취급 전하량을 가지고, 그 인푸트 소스(11)을 직류전원(13)에 접속한다. 신호원(16)에서 클램프 회로(15)을 개재해서 제 1 전송부(1)의 제 2 입력 게이트 전극(6A)에 신호를 입력한다. 저항기(17)를 저항분해해서 클램프 회로(15)와 제 2 전송부 2의 입력 게이트 전극(6B)에 각각으로 직류 바이어스 전압을 인가한다. 이 전극(6B)에 대한 저항기(17)의 단자(B)를 가변한다.

10. 发明授权

KR1019910003273B1 전하전송장치 失效
标题翻译：电荷转移装置
公开(公告)号：KR1019910003273B1
公开(公告)日：1991-05-25
申请号：KR1019870003027
申请日：1987-03-31
申请人： 가부시끼가이샤 도시바
发明人： 요시에타츠야 , 사카우에타츠오
IPC分类号： H04N5/30 , H01L29/76
CPC分类号： G11C19/285 , G11C27/04
摘要： 내용 없음.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式