专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020090119919A 레벨당 2개 이상의 검증 전압들로 프로그래밍하는 비휘발성 멀티레벨 메모리 셀 有权
标题翻译：非易失性多重存储器单元编程，具有超过每级的两个验证电压
公开(公告)号：KR1020090119919A
公开(公告)日：2009-11-20
申请号：KR1020097020150
申请日：2008-03-28
申请人： 마이크론 테크놀로지, 인크.
发明人： 모쉬아노,바이올란트 , 산틴,기오바니 , 발리,토마소 , 로시니,마시모
IPC分类号： G11C16/34 , G11C16/30 , G11C16/12 , G11C16/10
CPC分类号： G11C11/5628 , G11C16/0483 , G11C16/3404 , G11C16/3486 , G11C2211/5621 , G11C2211/5625
摘要： Embodiments of the present disclosure provide methods, devices, modules, and systems for programming multilevel non-volatile multilevel memory cells. One method includes increasing a threshold voltage (Vt) for each of a number of memory cells until the Vt reaches a verify voltage (VFY) corresponding to a program state among a number of program states. The method includes determining whether the Vt of each of the cells has reached a pre-verify voltage (PVFY) associated with the program state, selectively biasing bit lines coupled to those cells whose Vt has reached the PVFY, adjusting the PVFY to a different level, and selectively biasing bit lines coupled to cells whose Vt has reached the adjusted PVFY, wherein the PVFY and the adjusted PVFY are less than the VFY.
摘要翻译：本公开的实施例提供用于编程多电平非易失性多电平存储器单元的方法，设备，模块和系统。一种方法包括增加用于多个存储器单元中的每一个的阈值电压（Vt），直到Vt达到与多个程序状态中的程序状态相对应的验证电压（VFY）。该方法包括确定每个单元的Vt是否已经达到与编程状态相关联的预验证电压（PVFY），选择性地偏置与Vt已经达到PVFY的那些单元耦合的位线，将PVFY调整到不同的电平并且选择性地偏置与Vt已经达到调整后的PVFY的单元相连的位线，其中PVFY和调整后的PVFY小于VFY。

2. 发明公开

KR1020080089459A 비휘발성 메모리 기록 동작에서의 지속적 검증 有权
标题翻译：在非易失性存储器写操作中继续验证
公开(公告)号：KR1020080089459A
公开(公告)日：2008-10-06
申请号：KR1020087018467
申请日：2006-12-27
申请人： 샌디스크 엘엘씨
发明人： 첸지앙
IPC分类号： G11C16/34 , G11C16/10
CPC分类号： G11C16/3468 , G11C16/3486 , G11C16/3459 , G11C16/0483 , G11C16/10
摘要： Temporary lock-out is provided while programming a group of non-volatile memory cells to more accurately program the memory cells. After successfully verifying that the threshold voltage of a memory cell has reached the level for its intended state, it is possible that the threshold voltage will subsequently decrease to below the verify level during additional iterations of the programming process needed to complete programming of other memory cells of the group. Memory cells are monitored (e.g., after each iteration) to determine if they fall below the verify level after previously verifying that the target threshold voltage has been reached. Cells that pass verification and then subsequently fail verification can be subjected to further programming. For example, the bit line voltage for the memory cell of interest may be set to a moderately high voltage to slow down or reduce the amount of programming accomplished by each subsequent programming pulse. In this manner, a memory cell that falls out of verification can be placed back in the normal programming flow without risking over-programming of the cell.
摘要翻译：在编写一组非易失性存储单元以更准确地对存储单元进行编程时，提供临时锁定。在成功验证存储器单元的阈值电压已经达到其预期状态的电平之后，有可能阈值电压随后在完成其它存储器单元的编程所需的编程过程的附加迭代期间降低到低于验证电平的组合。监视存储器单元（例如，在每次迭代之后），以确定在先前验证是否已达到目标阈值电压之后它们是否落在验证电平以下。通过验证然后随后验证失败的单元可以进行进一步的编程。例如，感兴趣的存储单元的位线电压可以被设置为适度的高电压以减慢或减少由每个随后的编程脉冲实现的编程量。以这种方式，退出验证的存储单元可以放回到正常编程流程中，而不会对单元进行过度编程的风险。

3. 发明公开

KR1020080028624A 상변화 메모리 장치에서의 라이트 동작방법 有权
标题翻译：用于在PRAM中使用的写操作的方法
公开(公告)号：KR1020080028624A
公开(公告)日：2008-04-01
申请号：KR1020060094155
申请日：2006-09-27
申请人： 삼성전자주식회사
发明人： 노유환 , 이광진 , 강상범 , 조우영
IPC分类号： G11C13/02 , G11C7/22
CPC分类号： G11C13/0064 , G11C11/5678 , G11C13/0004 , G11C13/0069 , G11C16/3486 , G11C2013/0076 , G11C7/22
摘要： A write operation method in a phase change random access memory is provided to improve reliability, to prevent over-reset and to increase writing speed of the phase change random access memory. According to a write operation method in a phase change random access memory, at least one memory cell is selected as a write target for write operation(S80). When write data includes at least one set data, writing operation for the memory cells to be written with the set data is performed in a first mode(S88). When the write data includes at least one reset data, writing operation for the memory cells to be written with the reset data is performed in a second mode different from the first mode(S85).
摘要翻译：提供相变随机存取存储器中的写操作方法以提高可靠性，防止过度复位并提高相变随机存取存储器的写入速度。根据相变随机存取存储器中的写入操作方法，至少选择一个存储单元作为写入操作的写入目标（S80）。当写入数据包括至少一个设置数据时，以第一模式执行用于设置数据写入的存储器单元的写入操作（S88）。当写入数据包括至少一个复位数据时，以与第一模式不同的第二模式执行用于写入复位数据的存储器单元的写入操作（S85）。

4. 发明授权

KR100556199B1 반도체 기억장치 및 데이터 기록방법 有权
标题翻译：半导体存储器件和数据写入方法
公开(公告)号：KR100556199B1
公开(公告)日：2006-03-03
申请号：KR1020030038529
申请日：2003-06-14
申请人： 샤프 가부시키가이샤
发明人： 스미타니켄
IPC分类号： G11C16/00
CPC分类号： G11C16/3486 , G11C11/5628 , G11C16/10 , G11C16/3454
摘要： 1비트 이상의 데이터를 기억 가능한 복수의 메모리 셀을 구비하는 메모리 어레이를 포함하는 반도체 기억장치는, 상기 복수의 메모리 셀에 대한 데이터 기록 동작을 제어하는 데이터 기록 제어부; 소정 메모리 셀의 어드레스를 지정하는 어드레스 신호를 생성하는 어드레스 신호 생성부; 상기 소정 메모리 셀에 데이터를 기록할지의 여부를 판단하고 제1기록신호를 출력하는 판단부; 상기 제1기록신호에 의해 지정되는 데이터를 기억하고 제2기록신호를 출력하는 데이터 레지스터부; 및 상기 제2기록신호에 의거하여 상기 소정 메모리 셀에 데이터를 기록하는 데이터 기록부를 포함한다. 상기 데이터 레지스터부는 상기 데이터 기록 제어부에 의해 출력되는 제어신호에 의거하여 데이터를 기억한다.

5. 发明公开

KR1020050112989A 난드형 플래시 메모리 소자의 소거 방법 失效
标题翻译：在NAND型闪存存储器件中擦除数据的方法
公开(公告)号：KR1020050112989A
公开(公告)日：2005-12-01
申请号：KR1020040038466
申请日：2004-05-28
申请人： 에스케이하이닉스 주식회사
发明人： 허현
IPC分类号： H01L27/115
CPC分类号： G11C16/3477 , G11C16/3486
摘要： 본 발명은 난드형 플래시 메모리 소자의 소거 방법에 관한 것으로, 블록 단위의 소거 동작 시 소거 동작이 진행되지 않는 블록에 연결된 블록 디코더용 고전압 트랜지스터의 소오스에 소정의 전압을 인가하여 게이트-소오스간 전압을 음으로 유지함으로써, 고전압 트랜지스터의 누설 전류를 감소시켜 소거 동작 시 발생되는 셀프 부스팅 효과를 정상적으로 유지하고 주변 블록의 소거 동작 시 선택되지 않은 블록에 소거 간섭(Disturbance) 효과가 발생되는 것을 억제할 수 있다.

6. 发明公开

KR1019990083409A 비휘발성 기억소자 및 그 제어방법 失效
标题翻译：非易失存储器件及其控制方法
公开(公告)号：KR1019990083409A
公开(公告)日：1999-11-25
申请号：KR1019990014435
申请日：1999-04-22
申请人： 닛뽕덴끼 가부시끼가이샤
发明人： 하마구찌구미
IPC分类号： G11C16/00
CPC分类号： G11C16/3486 , G11C16/3454 , G11C16/3459
摘要： 비휘발성기억소자가메모리셀 어레이에추가하여제 1 메모리및 제 2 메모리를포함한다. 이제 1 메모리는원본데이터를저장하며, 이원본데이터는제 2 메모리에복사된다. 이제 1 메모리에저장된원본데이터는독출데이터와비트마다비교되어각 비트에대한비교결과를산출한다. 제 2 메모리에저장된복사된원본데이터는각 비트에대한비교결과에따라서비트마다리셋되어, 어드레스된메모리셀에기입될기입데이터를산출한다.

7. 发明授权

KR100139889B1 플래쉬 메모리 장치 失效
公开(公告)号：KR100139889B1
公开(公告)日：1999-04-15
申请号：KR1019940037298
申请日：1994-12-27
申请人： 에스케이하이닉스 주식회사
发明人： 심현수
IPC分类号： G11C16/06
CPC分类号： G11C16/3486 , G11C16/10 , G11C16/3459 , G11C16/3468
摘要： 본 발명은 플래쉬 메모리 장치에 관한 것으로 특히 핫 일렉트론 인젝션 방법으로 프로그램하는 플래쉬 메모리셀의 바이트 프로그램시 프로그램 확인모드에서 크로스커플 래치회로 및 주변회로를 이용하여 오버프로그램을 방지하도록 한 플래쉬 메모리 장치에 관한 것이다.

8. 发明公开

KR1020160132169A 반도체 메모리 장치를 포함하는 메모리 시스템 및 그것의 프로그램 방법 审中-实审
标题翻译：包含半导体存储器件的存储器系统及其程序方法
公开(公告)号：KR1020160132169A
公开(公告)日：2016-11-17
申请号：KR1020150063228
申请日：2015-05-06
申请人： 에스케이하이닉스 주식회사
发明人： 한주현
IPC分类号： G11C16/10 , G11C16/24 , G11C16/34
CPC分类号： G11C16/3468 , G11C7/20 , G11C11/5621 , G11C11/5628 , G11C13/0069 , G11C16/10 , G11C16/3481 , G11C16/3486 , G11C29/1201 , G11C2013/0076 , G11C2211/5621 , G11C2211/5624 , G11C2216/14
摘要： 본발명의실시예에따른메모리시스템의프로그램방법은, 프로그램요청에따라선택된메모리블록에포함된타겟페이지를정의하는단계, 프로그램전에선택된메모리블록에포함된페이지들중 적어도하나가데이터를저장할때 타겟페이지를테스트읽기전압을이용하여읽는단계, 그리고타겟페이지로부터읽어진데이터에포함된데이터비트들중 제 1 논리값을갖는데이터비트들이설정값보다적거나같을때 타겟페이지에대한프로그램을수행하는단계를포함한다.
摘要翻译：一种对存储器系统进行编程的方法包括：当所选择的存储器块中包含的至少一个页面包含数据时，响应于程序请求读取所选存储器块中包括的目标页面; 以及当从所述目标页面读取的数据中包括的数据位之中，具有第一逻辑值的数据位的数量等于或小于预设值时，执行所述目标页面的程序。

9. 发明授权

KR101464255B1 플래시 메모리 장치 및 그것을 포함한 시스템 有权
标题翻译：闪存存储器件和包括其的系统
公开(公告)号：KR101464255B1
公开(公告)日：2014-11-25
申请号：KR1020080059067
申请日：2008-06-23
申请人： 삼성전자주식회사
发明人： 김종화 , 최영준 , 권석천
IPC分类号： G06F13/00 , G06F12/06
CPC分类号： G11C11/5628 , G11C11/5642 , G11C16/0483 , G11C16/3418 , G11C16/3427 , G11C16/3468 , G11C16/3486 , G11C16/349 , G11C16/3495 , G11C29/00
摘要： 여기에는 플래시 메모리 장치를 포함하는 메모리 시스템의 동작 방법이 제공되며, 이 동작 방법은 상기 플래시 메모리 장치의 선택된 메모리 블록에 속하는 적어도 하나의 페이지를 프로그램하는 단계와; 그리고 상기 프로그램된 페이지의 루프 횟수가 기준 루프 범위를 벗어났는 지의 여부에 따라, 상기 선택된 메모리 블록 또는 상기 플래시 메모리 장치를 무효한 것으로 결정하는 단계를 포함한다.

10. 发明公开

KR1020030096093A 반도체 기억장치 및 데이터 기록방법 有权
标题翻译：半导体存储器件和数据记录方法
公开(公告)号：KR1020030096093A
公开(公告)日：2003-12-24
申请号：KR1020030038529
申请日：2003-06-14
申请人： 샤프 가부시키가이샤
发明人： 스미타니켄
IPC分类号： G11C16/00
CPC分类号： G11C16/3486 , G11C11/5628 , G11C16/10 , G11C16/3454
摘要： 1비트 이상의 데이터를 기억 가능한 복수의 메모리 셀을 구비하는 메모리 어레이를 포함하는 반도체 기억장치는, 상기 복수의 메모리 셀에 대한 데이터 기록 동작을 제어하는 데이터 기록 제어부; 소정 메모리 셀의 어드레스를 지정하는 어드레스 신호를 생성하는 어드레스 신호 생성부; 상기 소정 메모리 셀에 데이터를 기록할지의 여부를 판단하고 제1기록신호를 출력하는 판단부; 상기 제1기록신호에 의해 지정되는 데이터를 기억하고 제2기록신호를 출력하는 데이터 레지스터부; 및 상기 제2기록신호에 의거하여 상기 소정 메모리 셀에 데이터를 기록하는 데이터 기록부를 포함한다. 상기 데이터 레지스터부는 상기 데이터 기록 제어부에 의해 출력되는 제어신호에 의거하여 데이터를 기억한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式