专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101773731B1 멀티-비트 강유전체 메모리 디바이스 및 멀티-비트 강유전체 메모리 디바이스를 형성하는 방법 有权
标题翻译：用于形成多位铁电存储器件和多位铁电存储器件的方法
公开(公告)号：KR101773731B1
公开(公告)日：2017-08-31
申请号：KR1020167014410
申请日：2014-10-29
申请人： 마이크론 테크놀로지, 인크.
发明人： 카르다,카말엠. , 기얼리,에프.다니엘 , 라마스와미,디.브이.널말 , 모우리,샨드라브이.
IPC分类号： H01L43/12 , H01L43/02 , H01L43/10 , G11C11/22 , G11C11/56 , H01L27/115 , H01L49/02
CPC分类号： G11C11/5657 , G11C11/221 , G11C11/2273 , G11C11/2275 , H01L27/11507 , H01L28/40 , H01L43/02 , H01L43/12
摘要： 멀티-비트강유전체메모리디바이스및 멀티-비트강유전체메모리디바이스를형성하는방법이제공된다. 멀티-비트강유전체메모리디바이스를형성하는일례의방법은비아의제1 측면상에제1 강유전체재료를형성하는단계, 비아의제2 측면을노출시키도록재료를제거하는단계, 및비아의제1 측면에비해다른두께로비아의제2 측면상에제2 강유전체재료를형성하는단계를포함할수 있다.
摘要翻译：提供了一种形成多位铁电存储器件和多位铁电存储器件的方法。形成位铁电存储器件的示例性方法的第一方面包括：形成在通孔，所述方法包括的第一侧上的第一铁电体材料：去除材料，以暴露所述通孔的第二侧，并经由多并且在通孔的第二侧上以不同的厚度形成第二铁电材料。

2. 发明公开

KR1020140007346A 강유전체 커패시터를 사용한 아날로그 메모리 审中-实审
标题翻译：使用电磁电容器的模拟记忆
公开(公告)号：KR1020140007346A
公开(公告)日：2014-01-17
申请号：KR1020137016622
申请日：2011-11-17
申请人： 래디언트 테크놀러지즈, 인코포레이티드
发明人： 에반스,조셉,티. , 워드,칼빈,비.
IPC分类号： G11C11/22
CPC分类号： G11C11/221 , G11C11/2259 , G11C11/2273 , G11C11/2275 , G11C11/2293 , G11C11/5657 , G11C27/005
摘要： 각각이 강유전체 커패시터를 포함하는 복수의 강유전체 메모리 셀을 구비한 강유전체 메모리가 개시된다. 강유전체 메모리는 독출 라인과 기입 라인 및 복수의 강유전체 메모리 셀 선택 버스를 포함하고, 하나의 선택 버스가 강유전체 메모리 셀들 각각에 대응한다. 강유전체 메모리 셀들 각각은 강유전체 메모리 셀에 대응하는 강유전체 메모리 셀 선택 버스 상의 신호들에 응답하여, 강유전체 메모리 셀을 독출 라인과 기입 라인에 각각 연결하기 위한 제1 및 제2 게이트를 포함한다. 기입 회로가 적어도 3가지 상태를 가진 데이터값에 의해 결정된 값을 가진 전하를 기입 라인에 현재 연결된 강유전체 메모리 셀의 강유전체 커패시터에 저장되게 한다. 독출 회로가 독출 라인에 현재 연결된 강유전체 메모리 셀의 강유전체 커패시터에 저장된 전하를 측정하여, 상태들 중 하나의 상태에 대응하는 출력값을 생성한다.

3. 发明授权

KR101274950B1 조절가능한 용량을 가진 메모리 디바이스 有权
标题翻译：具有适应能力的存储器件
公开(公告)号：KR101274950B1
公开(公告)日：2013-06-17
申请号：KR1020127012041
申请日：2007-05-10
申请人： 애플 인크.
发明人： 살비오피르 , 소콜로프도탄 , 메이스로스아리엘 , 코헨지프 , 구르기에얄 , 세모길
IPC分类号： G11C16/06 , G11C16/10 , G11C16/34 , G11C7/10
CPC分类号： G11C11/5657
摘要： 복수의 아날로그 메모리 셀(32)을 포함하는 메모리(28)에 데이터를 저장하는 방법은 아날로그 메모리 셀의 각각의 달성가능한 저장 용량을 추정하는 단계를 포함한다. 본 메모리 셀은 추정된 달성가능한 용량을 기초로 메모리 셀에 저장될 데이터의 크기를 정의하는 각각의 저장 컨피규레이션이 할당된다. 데이터는 각각의 할당된 저장 컨피규레이션에 따라 메모리 셀에 저장된다. 아날로그 메모리 셀의 달성가능한 저장 용량은 메모리가 호스트 시스템에 의해 설치되고 메모리가 호스트 시스템에 데이터를 저장하기 위해 사용된 후 재추정되고, 호스트 시스템에 데이터를 저장하기 위해 사용된다. 저장 컨피규레이션은 재추정된 달성가능한 용량에 응답하여 수정된다.

4. 发明授权

KR100695139B1 강유전체 기록 매체 및 그의 기록 방법 失效
标题翻译：铁电记录介质及其写入方法相同
公开(公告)号：KR100695139B1
公开(公告)日：2007-03-14
申请号：KR1020050011410
申请日：2005-02-07
申请人： 삼성전자주식회사
发明人： 고형수 , 김은식 , 김성동 , 정주환 , 박홍식 , 박철민 , 홍승범
IPC分类号： H01L27/115
CPC分类号： G11B9/02 , G11C11/5657 , Y10S977/947
摘要： 강유전체 기록 매체 및 그의 기록 방법이 개시된다.
개시되는 본 발명에 따른 강유전체 기록 매체는 극성 반전(polarization reversal)이 이루어지는 소정의 강제 전압(coercive voltage)을 가지는 강유전체층(ferroelectric layer); 상기 강유전체층 위에 형성되는 것으로, 상기 강제 전압보다 낮은 전압인 제 1 전압에서 저항이 작아지고, 상기 강제 전압보다 높은 전압인 제 2 전압에서 저항이 커지는 비휘발성의 이방성 전도층(anisotropic conduction layer);을 구비하고, 상기 강유전체층의 분극 상태와 상기 이방성 전도층의 저항 상태의 조합에 의해 다중 비트의 정보를 저장하는 것을 특징으로 한다.
본 발명에 따른 강유전체 기록 매체 및 그의 기록 방법에 의하면, 강유전체 기록 매체의 하나의 도메인에서도 다중 비트를 구현할 수 있다.

5. 发明授权

KR100663310B1 불휘발성 메모리 失效
标题翻译：非易失性存储器
公开(公告)号：KR100663310B1
公开(公告)日：2007-01-02
申请号：KR1020000057409
申请日：2000-09-29
申请人： 로무 가부시키가이샤
发明人： 나카무라다카시
IPC分类号： H01L27/115
CPC分类号： H01L27/11502 , G11C11/22 , G11C11/5657
摘要： 반도체기판에 형성된 소스·드레인영역간의 상기한 반도체기판 표면에, 적어도 제1의 강유전체층을 거쳐서 게이트전극을 적층해서 된 강유전체 트랜지스터와, 제1 및 제2의 전극과, 상기한 제1 및 제2의 전극간에 끼워진 제2의 강유전체층으로 이루어지고,
상기한 제1의 전극을 상기한 트랜지스터의 소스·드레인영역의 한쪽에 접속해서 된 강유전체 캐패시터를 구비하고, 상기한 게이트전극과 상기한 반도체기판 사이에 제1의 전위차를 생기게 하며, 상기한 제1의 강유전체층의 분극을 반전시킴과 동시에, 상기한 제1 및 제2의 전극간에 제2의 전위차를 생기게 하고, 상기한 제2의 강유전체층의 분극을 반전시키므로서 다치(多値)데이터의 기록 및 판독을 행하도록 한 것을 특징으로 하는 불휘발성 메모리.

6. 发明授权

KR100492781B1 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치 失效
标题翻译：用于控制多位的非易失性铁电存储器件
公开(公告)号：KR100492781B1
公开(公告)日：2005-06-07
申请号：KR1020030032902
申请日：2003-05-23
申请人： 에스케이하이닉스 주식회사
发明人： 강희복
IPC分类号： G11C11/22
CPC分类号： G11C11/22 , G11C11/5657
摘要： 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치에 관한 것으로써, 특히 복수개의 셀을 동시에 선택하여 리드/라이트 동작을 수행함으로써 칩의 동작 속도를 향상시킬 수 있도록 하는 기술을 개시한다. 이러한 본 발명은, 복수개의 셀을 동시에 선택하고, 선택된 복수개의 셀 평균 특성을 이용하여 안정적이고 분포가 작은 센싱값을 얻을 수 있게 된다. 따라서, 복수개의 셀의 평균 특성에 의해 얻어진 안정화된 전하값에 따라 복수개의 비트를 리드/라이트 함으로써 불휘발성 강유전체 메모리의 동작 속도를 향상시킬 수 있도록 한다.

7. 发明公开

KR1020040100515A 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치 失效
标题翻译：具有多位控制功能的非易失性存储器件，特别选择多个单元格，并从存储单元读取/写入多个位
公开(公告)号：KR1020040100515A
公开(公告)日：2004-12-02
申请号：KR1020030032902
申请日：2003-05-23
申请人： 에스케이하이닉스 주식회사
发明人： 강희복
IPC分类号： G11C11/22
CPC分类号： G11C11/22 , G11C11/5657
摘要： PURPOSE: A nonvolatile ferroelectric memory device having a multi bit control function is provided to obtain stable data sensing value with low distribution using average characteristics of a plurality of cells selected simultaneously and to improve operation speed of the nonvolatile ferroelectric memory. CONSTITUTION: The nonvolatile ferroelectric memory device has a 2T2C(2-Transistor,2-Capacitor) structure by comprising two transistors(T3,T4) and two ferroelectric capacitors(FC3,FC4). The transistor(T3) is connected between a bit line(BL1) and the first electrode of the ferroelectric capacitor(FC3) and its gate is connected to a word line(WL). The second electrode of the ferroelectric capacitor(FC3) is connected to a plate line(PL). The transistor(T4) is connected between a bit line(BL2) and the first electrode of the ferroelectric capacitor(FC4) and its gate is connected to the word line. The second electrode of the ferroelectric capacitor(FC4) is connected to the plate line. The bit line(BL1) is connected to a column selection switch(CS1), and the bit line(BL2) is connected to a column selection switch(CS2). A sense AMP compares the voltage level of averaged data supplied from the common data bus with reference voltage, and it amplifies it.
摘要翻译：目的：提供具有多位控制功能的非易失性铁电存储器件，以使用同时选择的多个单元的平均特性来获得具有低分布的稳定的数据感测值，并提高非易失性铁电存储器的操作速度。构成：非易失性铁电存储器件具有通过包括两个晶体管（T3，T4）和两个铁电电容器（FC3，FC4）的2T2C（2晶体管，2-电容器）结构。晶体管（T3）连接在位线（BL1）和铁电体电容器（FC3）的第一电极之间，栅极连接到字线（WL）。铁电电容器（FC3）的第二电极连接到板线（PL）。晶体管（T4）连接在位线（BL2）和铁电电容器（FC4）的第一电极之间，其栅极连接到字线。铁电电容器（FC4）的第二电极与板线连接。位线（BL1）连接到列选择开关（CS1），位线（BL2）连接到列选择开关（CS2）。感测放大器将公共数据总线提供的平均数据的电压电平与参考电压进行比较，并将其放大。

8. 发明公开

KR1020030041205A 불휘발성 강유전체 메모리 장치 및 그 구동방법 失效
标题翻译：非挥发性电磁存储器件及其驱动方法
公开(公告)号：KR1020030041205A
公开(公告)日：2003-05-27
申请号：KR1020010071841
申请日：2001-11-19
申请人： 에스케이하이닉스 주식회사
发明人： 강희복 , 계훈우 , 이근일 , 박제훈 , 김정환
IPC分类号： G11C11/22
CPC分类号： G11C11/22 , G11C11/5657
摘要： PURPOSE: A non-volatile ferroelectric memory device and driving method thereof is provided to reduce a chip cost and a chip size by making a memory cell perform a role of plural memory cells. CONSTITUTION: The first cell array block(20) and the second cell array block(30) are divided into upper and lower parts. A sense amplifier block(40) is placed between the first and second cell array blocks every multiple bit line. A data input/output encoder(50) is connected to a data bus at both ends of each multiple bit line and encodes an output of the sense amplifier block to output multi-bit signals. The first reference cell array block(60) and the second reference cell array block(70) is disposed between the first and second reference cell array blocks and the data input/output encoder.
摘要翻译：目的：提供一种非挥发性铁电存储器件及其驱动方法，通过使存储单元执行多个存储单元的作用来降低芯片成本和芯片尺寸。构成：第一单元阵列块（20）和第二单元阵列块（30）分为上部和下部。读出放大器块（40）被放置在每个多位线之间的第一和第二单元阵列块之间。数据输入/输出编码器（50）连接到每个多位线的两端的数据总线，并对读出放大器块的输出进行编码以输出多位信号。第一参考单元阵列块（60）和第二参考单元阵列块（70）设置在第一和第二参考单元阵列块和数据输入/输出编码器之间。

9. 发明公开

KR1020000076056A 스트론튬 비스무트 니오베이트 탄탈레이트 강유전체박막 无效
标题翻译：铋双晶硅酸盐薄膜薄膜
公开(公告)号：KR1020000076056A
公开(公告)日：2000-12-26
申请号：KR1019997008144
申请日：1998-02-04
申请人： 시메트릭스 주식회사 , 파나소닉 주식회사
发明人： 구찌아로조세프디. , 솔라야판나라얀 , 파즈드아라우조칼로스에이 , 맥밀란래리디.
IPC分类号： H01L21/316
CPC分类号： H01L27/11502 , G11C11/5657 , H01L21/31691 , H01L28/40 , Y10S428/901
摘要： FERAM(300)등의집적메로리회로(300,400)에사용하기위한박막강유전체재료(500)는실험식 SrBi(NbTa)O을가지는스트론튬비스무트니오브탄탈레이트를함유하고, 여기서 E는 0 내지 2의범위의비스무트의과잉량을나타내는수이고; X는 0.01 내지 0.9의범위의니오브의과잉량을나타내는수이다. 강유전체메모리셀(400)의동작방법은앞서기술한화학식을가지는상기재료에제 1분극상태를제공하는스텝과; 제 1분극상태에있는박막강유전체재료에복수의단일방향의전압펄스를인가하는스텝과; 그후강유전체재료를복수의단일방향의전압펄스로부터본질적으로임프린트가없는제 2분극상태로절환하는스텝을포함한다.

10. 发明授权

KR100236994B1 반도체 메모리장치와 그것의 구동방법 失效
标题翻译：半导体存储器件及其操作方法
公开(公告)号：KR100236994B1
公开(公告)日：2000-01-15
申请号：KR1019910013408
申请日：1991-08-02
申请人： 가부시끼가이샤 히다치 세이사꾸쇼
发明人： 사이도류이찌 , 오노세히다까쯔 , 고바야시유다가 , 오후에미지오
IPC分类号： H01L27/10
CPC分类号： H01L27/11502 , G11C8/14 , G11C11/22 , G11C11/5657 , G11C16/08 , H01L27/10805
摘要： 반도체 메모리 장치는 어레이에 메모리 셀 데이터가 기록 가능하고, 순차적으로 판독될 수 있는 복수의 메모리 소자를 구비한다. 각 메모리 셀은 어레이의 비트선에 접속된 일단자, 최소한 강유전체 캐패시터에 접속된 다른 단자 그리고 워드선에 접속된 제어단자를 구비한다.
상기 셀은 강유전체 캐패시터의 상태변화를 야기하기에 충분하지 않은 전압이 인가될 때 강유전체 캐패시터의 분극변화를 검출하기 위해 작동된다. 다른 방법으로, 강유전체 캐패시터와 강유전체 캐패시터와는 다른 캐패시터가 스위칭소자에 접속된다. 또다른 방법으로, 복수의 강유전체 캐패시터가 스위칭소자에 접속되어, 다른 데이터가 각각에 기록가능하다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式