专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020180002881A 가상 접지 감지 회로 및 관련된 디바이스, 시스템 및 방법 有权
标题翻译：虚拟接地感测电路及相关器件，系统和方法
公开(公告)号：KR1020180002881A
公开(公告)日：2018-01-08
申请号：KR1020177036406
申请日：2016-05-10
申请人： 마이크론 테크놀로지, 인크
发明人： 마로타,쥴리오쥬세페 , 티부르지,마르코도메니코
IPC分类号： G11C11/22 , G11C11/56
CPC分类号： G11C11/2273 , G11C7/062 , G11C7/067 , G11C11/221 , G11C11/2253 , G11C11/5657 , G11C2213/77
摘要： 가상접지감지회로, 전기시스템, 컴퓨팅디바이스및 관련된방법이개시된다. 가상접지감지회로는기준전압전위를감지노드전압전위와비교하도록구성된감지회로, 및감지회로에동작가능하게결합된가상접지회로를포함한다. 가상접지회로는선택된강유전성메모리셀에동작가능하게결합된전도성라인에제1 바이어스전압전위에서의가상접지를제공하고, 제1 분극상태로부터 제2 분극상태로변경하는선택된강유전성메모리셀에응답하여감지노드에대해서전도성라인을방전시키도록구성된다. 방법은제2 바이어스전압전위를선택된강유전성메모리셀에동작가능하게결합된다른전도성라인에인가하는단계, 및감지노드전압전위를기준전압전위와비교하는단계를포함한다. 전기시스템및 컴퓨팅디바이스는가상접지감지회로를포함한다.
摘要翻译：公开了虚拟地面感测电路，电气系统，计算设备和相关方法。虚拟接地感测电路包括被配置为将参考电压电位与感测节点电压电位进行比较的感测电路以及可操作地耦合到感测电路的虚拟接地电路。虚拟接地电路在第一偏置电压电位处向可操作地耦合到所选择的铁电存储器单元的导线提供虚拟接地，并响应于选定的铁电存储器单元从第一偏振状态改变到第二偏振状态，排出导线。该方法包括将第二偏置电压电位施加到可操作地耦合到所选择的铁电存储器单元的另一导线，并且将感测节点电压电位与参考电压电位进行比较。电气系统和计算设备包括虚拟接地感测电路。

2. 发明授权

KR101802692B1 강유전체 커패시터-계 메모리 기기 有权
公开(公告)号：KR101802692B1
公开(公告)日：2017-11-28
申请号：KR1020167032959
申请日：2015-08-17
申请人： 사빅 글로벌 테크놀러지스 비.브이.
发明人： 칸,모드,애드난
IPC分类号： H01G7/06 , H01G4/008 , H01L49/02
CPC分类号： H01L27/11507 , G11C11/221 , H01G4/008 , H01G7/06 , H01L21/02318 , H01L21/28556 , H01L21/288 , H01L28/60 , H01L41/0478 , H01L41/053 , H01L41/1132 , H01L41/1871 , H01L41/29 , H02J7/007 , H02J7/345
摘要： 도핑된그래핀하부전극을갖는강유전체커패시터및 그에대한이용에대하여설명한다. 도핑된그래핀하부전극은도핑된그래핀층과상부전극사이에도핑된강유전체층을갖는기판에도핑된다.

3. 发明公开

KR1020170102428A 반강유전체를 이용한 비휘발성 메모리소자 审中-实审
标题翻译：使用反铁电的非易失性存储器件
公开(公告)号：KR1020170102428A
公开(公告)日：2017-09-11
申请号：KR1020170025529
申请日：2017-02-27
申请人： 남랩 게게엠베하
发明人： 슈뢰더우베 , 페시치밀란
IPC分类号： H01L45/00
CPC分类号： H01L27/11507 , G11C11/1659 , G11C11/221 , G11C11/2273 , G11C11/2275 , G11C11/24 , G11C11/5657 , G11C13/0007 , G11C2213/15 , G11C2213/79 , H01L27/1159 , H01L28/56 , H01L29/516 , H01L29/6684 , H01L29/78391
摘要： 본발명은반강유전체를이용한비휘발성메모리소자에관한것으로, 제1 전극; 제2 전극; 및제1 전극과제2 전극사이에배치되는층;을포함하고, 이층은전하-전압특성을갖는 PHL(pinched hysteresis loop) 물질을포함하고 2개의히스테리시스루프를가지며, PHL 물질의전하-전압특성을이동시켜 2개의히스테리시스루프중의하나를 0V에일치시키는내부바이어스전계를가져 PHL 물질이외부전기장없이소정의분극상태로유지되도록한다.
摘要翻译：本发明涉及一种使用铁电体的非易失性存储器件，包括：第一电极; 第二电极; 置于两个电极之间Mitje第一电极任务层;包括，双层是具有电压特性的电荷包括PHL（夹磁滞回线）材料具有两个磁滞回线，PHL电荷材料运动电压特性的为了使内部偏置电场与两个滞后回路中的一个匹配到0V，使得PHL材料在没有外部电场的情况下保持在预定的偏振状态。

4. 发明公开

KR1020170063611A 강유전체 커패시터들을 이용하는 CMOS 아날로그 메모리들 审中-实审
标题翻译： CMOS模拟存储器使用铁电电容器
公开(公告)号：KR1020170063611A
公开(公告)日：2017-06-08
申请号：KR1020177007931
申请日：2015-09-08
申请人： 래디언트 테크놀러지즈, 인코포레이티드
发明人： 에스,쥬니어,조셉,티.
IPC分类号： G11C11/22
CPC分类号： G11C11/221 , G11C11/2253 , G11C11/2259 , G11C11/2273 , G11C11/2275 , G11C11/5657
摘要： 메모리셀과, 그리고이러한메모리셀로부터구성되는메모리들이개시된다. 본발명에따른메모리는강유전체커패시터, 전하소스, 그리고판독회로를포함한다. 전하소스는강유전체커패시터에저장될데이터값을수신한다. 전하소스는이러한데이터값을강유전체커패시터에저장될잔류전하로변환하고, 이러한전류전하가강유전체커패시터에저장되도록한다. 판독회로는강유전체커패시터에저장된전하를결정한다. 데이터값은 3개보다더 많은별개의가능한상태들을가지고, 결정된전하는 3개보다더 많은결정된값들을갖는다. 메모리는또한강유전체커패시터가분극의소정의알려진기준상태에들어가도록하는재설정회로를포함한다.
摘要翻译：存储器单元和由这种存储器单元构成的存储器被公开。根据本发明的存储器包括铁电电容器，电荷源和读取电路。电荷源接收要存储在铁电电容器中的数据值。电荷源将这些数据值转换为残留电荷以存储在铁电电容器中，并且这种电流电荷被存储在铁电电容器中。读出电路确定存储在铁电电容器中的电荷。数据值具有多于三种不同的可能状态，并且所确定的电荷具有多于三个确定的值。存储器还包括使铁电电容器进入某些已知参考极化状态的复位电路。

5. 发明公开

KR1020160110464A 강유전성 커패시터를 이용하는 비휘발성 카운터 审中-实审
标题翻译：非挥发性计数器利用电磁电容器
公开(公告)号：KR1020160110464A
公开(公告)日：2016-09-21
申请号：KR1020167022256
申请日：2015-01-21
申请人： 래디언트 테크놀러지즈, 인코포레이티드
发明人： 에반스,조셉,티.
IPC分类号： H03K21/08 , G11C11/22 , H03K23/76
CPC分类号： H03K21/08 , G11C11/221 , H03K23/766
摘要： 복수의카운트스테이지를포함할수 있는카운터가개시된다. 각각의카운트스테이지는제1 및제2 분극상태를특징으로하는강유전성커패시터, 가변임피던스요소, 리셋포트와카운터포트및 검출기를포함한다. 가변임피던스요소는제어단자상의신호에의해결정되는제1 스위치단자와제2 스위치단자사이의임피던스를갖고, 강유전성커패시터는제어단자와제1 스위치단자사이에접속된다. 제어단자에결합된리셋신호는강유전성커패시터가제1 분극상태에서분극되게한다. 카운트포트는카운팅될펄스를수신하도록구성되고, 카운트포트는도전성부하에의해제1 스위치단자에접속된다. 검출기는제1 단자상의전위가임계값을초과하면서카운트포트가펄스중 하나를수신하면카운트완료신호를생성한다.

6. 发明公开

KR1020140132723A 집적 회로 구성요소들, 스위치들, 및 메모리 셀들 有权
标题翻译：集成电路组件，开关和存储器单元
公开(公告)号：KR1020140132723A
公开(公告)日：2014-11-18
申请号：KR1020147024898
申请日：2013-01-23
申请人： 마이크론 테크놀로지, 인크
发明人： 샌더,거티,에스.
IPC分类号： H01L27/24 , H01L27/115 , H01L29/82 , C01B31/04
CPC分类号： H01L27/1159 , B82Y10/00 , G11C11/221 , H01L27/11521 , H01L29/1606 , H01L29/513 , H01L29/516 , H01L29/7788 , H01L29/78391 , H01L27/24 , C01B32/20 , H01L27/115 , H01L29/82
摘要： 스위치는 한 쌍의 전극들 사이에서 길이 방향으로 연장되며 상기 쌍의 양쪽 전극들에 도전성으로 연결되는 그래핀 구조를 포함한다. 제 1 및 제 2 전기적 도전성 구조들은 그래핀 구조의 측면 바깥쪽으로 및 서로로부터 그래핀 구조의 대향 측면들 상에 있다. 강유전성 재료는 측면으로 그래핀 구조 및 제 1 및 제 2 전기적 도전성 구조들 중 적어도 하나 사이에 있다. 제 1 및 제 2 전기적 도전성 구조들은 그래핀 구조 및 강유전성 재료를 가로지르는 전기장의 인가에 의해 “온” 및 “오프” 상태들로 스위치를 제공하도록 구성된다. 스위치들이 아닐 수 있는 집적 회로의 구성요소들을 포함한, 다른 실시예들이 개시된다.

7. 发明公开

KR1020100081059A 멀티 비트 저장 가능한 메모리 장치 失效
标题翻译：多位存储设备
公开(公告)号：KR1020100081059A
公开(公告)日：2010-07-14
申请号：KR1020090000324
申请日：2009-01-05
申请人： 한국과학기술원
发明人： 이희철 , 김우영 , 이용수
IPC分类号： G11C11/22 , G11C7/12 , G11C7/22 , G11C5/14
CPC分类号： G11C11/221 , G11C5/14 , G11C7/06 , G11C7/12 , G11C7/14 , G11C11/2273 , G11C11/5657
摘要： PURPOSE: A multi-bit-storage memory device is provided to increase a memory capacity in a unit area by increasing the ratio between area gain of area loss. CONSTITUTION: A cell capacitor comprises a first electrode(110), a second electrode(120), a memory unit(130), and a charge trap unit. The memory unit is formed between the first electrode and the second electrode. The memory unit comprises a material capable of being electrically polarized. The charge trap unit is formed in a partial domain between the memory unit and the first electrode. The charge trap unit is formed on the interface between the memory unit and the first electrode. The charge trap unit has the small area bigger than the half of the top surface of the memory unit.
摘要翻译：目的：提供一种多位存储存储器件，通过增加面积损失的面积增益之间的比例来增加单位面积的存储器容量。构成：电池电容器包括第一电极（110），第二电极（120），存储器单元（130）和电荷陷阱单元。存储单元形成在第一电极和第二电极之间。存储单元包括能够被电极化的材料。电荷陷阱单元形成在存储单元和第一电极之间的部分域中。电荷陷阱单元形成在存储单元和第一电极之间的界面上。电荷陷阱单元具有比存储器单元顶表面的一半小的面积。

8. 发明授权

KR100934159B1 강유전체 또는 일렉트렛 메모리 장치 失效
标题翻译：电磁或电子存储器
公开(公告)号：KR100934159B1
公开(公告)日：2009-12-31
申请号：KR1020080091577
申请日：2008-09-18
申请人： 한국과학기술원
发明人： 이희철 , 김우영 , 이용수
IPC分类号： G11C11/22 , H01L27/105
CPC分类号： G11C11/2273 , G11C5/063 , G11C7/06 , G11C7/1069 , G11C11/221
摘要： PURPOSE: A ferroelectric or electret memory device is provided to perform a data read operation stably by reducing errors at the data read operation as reducing electric interference between memory cells. CONSTITUTION: One or more parallel second electrode lines(320) are formed in a direction crossing one or more parallel first electrode lines(310). A memory unit(330) is formed between the first electrode line and the second electrode line. A signal generator(100) is connected to the first electrode line. The signal generator generates an input signal applied to the first electrode line during a data read process of the memory unit. An inductance element is connected to the second electrode line. A signal sensing part(400) is connected to a connection node between the inductance element and the second electrode line. The signal sensing part compares the size of a signal of the connection node with the size of two reference signals. According to comparison result, the signal sensing part senses a logic state of the memory unit.
摘要翻译：目的：提供铁电或驻极体存储器件，以通过减少数据读取操作中的误差来稳定地执行数据读取操作，以减少存储单元之间的电干扰。构成：在与一个或多个平行的第一电极线（310）交叉的方向上形成一个或多个平行的第二电极线（320）。在第一电极线和第二电极线之间形成存储单元（330）。信号发生器（100）连接到第一电极线。信号发生器在存储器单元的数据读取过程期间产生施加到第一电极线的输入信号。电感元件连接到第二电极线。信号感测部分（400）连接到电感元件和第二电极线之间的连接节点。信号感测部分将连接节点的信号的大小与两个参考信号的大小进行比较。根据比较结果，信号感测部检测存储器单元的逻辑状态。

9. 发明公开

KR1020060085200A 메모리 失效
标题翻译：记忆
公开(公告)号：KR1020060085200A
公开(公告)日：2006-07-26
申请号：KR1020060006256
申请日：2006-01-20
申请人： 산요덴키가부시키가이샤
发明人： 미야모또히데아끼 , 사까이나오후미 , 야마다고우이찌 , 마쯔시따시게하루
IPC分类号： G11C11/34 , G11C11/22
CPC分类号： G11C11/22 , G11C11/2273 , G11C5/063 , G11C7/18 , G11C11/221
摘要： A memory capable of suppressing reduction of a reading voltage in data reading regardless of dispersion in a manufacturing process is provided. This memory comprises charge storage means, a first field-effect transistor and data determination means. The memory sets a voltage between a control terminal and a remaining first terminal of the first field-effect transistor to a threshold voltage for bringing the first field-effect transistor into an OFF-state in the vicinity of a boundary state between ON- and OFF-states through the threshold voltage of the first field-effect transistor.
摘要翻译：本发明提供一种存储器，其能够在读取数据时抑制读取电压的降低，而不管制造过程中的变化。存储器包括电荷存储装置，第一场效应晶体管和数据鉴别装置。并且，控制端子和所述场效应晶体管的端子中的另一个之间的所述第一电压包括：第一通过场效应晶体管的阈值电压时，第一场效应晶体管的导通状态的边界和关断状态的条件设置为在其附近关闭的阈值电压。

10. 发明公开

KR1020040059432A 강유전체 메모리 장치 无效
标题翻译：电磁存储器件
公开(公告)号：KR1020040059432A
公开(公告)日：2004-07-05
申请号：KR1020020086180
申请日：2002-12-30
申请人： 에스케이하이닉스 주식회사
发明人： 노금환
IPC分类号： G11C11/22
CPC分类号： G11C11/2297 , G11C5/147 , G11C7/06 , G11C11/221 , G11C11/2273
摘要： PURPOSE: A ferroelectric memory device is provided to improve fatigue and dielectric breakdown phenomenon of a ferroelectric capacitor of a reference cell. CONSTITUTION: A unit memory cell(520) is constituted with the first transistor and the first ferroelectric capacitor and stores data. A reference cell(540) is constituted with the second transistor and the second ferroelectric capacitor and generates a reference voltage using non-switching charges. A sense amplifier(560) senses data stored in the memory cell by comparing a data signal of the memory cell with a reference voltage signal of the reference cell and then amplifying it. The reference cell operates at a lower power supply voltage than the memory cell, and the second ferroelectric capacitor is larger than the first ferroelectric capacitor.
摘要翻译：目的：提供一种铁电存储器件，以改善参考电池的铁电电容器的疲劳和介电击穿现象。构成：单元存储单元（520）由第一晶体管和第一铁电电容器构成，并存储数据。参考单元（540）由第二晶体管和第二铁电电容器构成，并使用非开关电荷产生参考电压。感测放大器（560）通过将存储单元的数据信号与参考单元的参考电压信号进行比较来感测存储在存储单元中的数据，然后对其进行放大。参考单元在比存储单元低的电源电压下操作，并且第二铁电电容器大于第一铁电电容器。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式