专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR20180037068A 강유전성 메모리 셀들을 동작시키는 방법들, 및 관련된 강유전성 메모리 셀들 有权
标题翻译：操作铁电存储器单元的方法以及操作铁电存储器单元的方法
公开(公告)号：KR20180037068A
公开(公告)日：2018-04-10
申请号：KR20187009019
申请日：2016-08-18
申请人： 마이크론 테크놀로지, 인크
发明人： 니콜레스,스티븐씨. , 샤반,아쇼니타에이. , 록클라인,매튜엔.
IPC分类号： G11C11/22 , H01L27/11502
CPC分类号： G11C11/225 , G11C11/22 , G11C11/221 , G11C11/2273 , G11C11/2275 , G11C11/2297 , G11C11/5657 , G11C13/047 , G11C14/00 , H01L27/11502 , H01L27/11507 , H01L28/55 , H01L28/56 , H01L28/65 , H01L28/75
摘要： 강유전성메모리셀을동작시키는방법들. 방법은강유전성메모리셀에양의바이어스전압및 음의바이어스전압중 하나를인가하는단계를포함하며, 상기강유전성메모리셀은상부전극, 하부전극, 상부전극및 하부전극사이에서의강유전성재료, 및강유전성재료및 상부전극및 하부전극중 하나사이에서의계면재료를포함한커패시터를포함한다. 방법은강유전성메모리셀의분극을스위칭하기위해양의바이어스전압및 음의바이어스전압중 또다른하나를강유전성메모리셀에인가하는단계를포함하며, 여기에서음의바이어스전압의절대값은양의바이어스전압의절대값과상이하다. 강유전성메모리셀들이또한설명된다.
摘要翻译：操作铁电存储器单元的方法。方法包括施加正偏压电压的偏压电压中的一个和一个铁电存储单元，其中，所述铁电存储单元是上部电极，下部电极，上部电极和下部电极之间的铁电材料eseoui的负极，和与强电介质材料的步骤以及在上电极和下电极中的一个之间包括界面材料的电容器。方法中的负偏压的绝对值和正偏置电压的偏置电压的进一步的一个和负切换铁电存储器单元，其包括的偏振：将铁电存储器单元，所述偏置电压，其中所述量。“ 还描述了铁电存储器单元。

2. 发明公开

KR1020170100976A 강유전체를 포함하는 비휘발성 메모리 장치 및 그 제조방법 审中-实审
标题翻译：包括铁电体的非易失性存储器件及其制造方法
公开(公告)号：KR1020170100976A
公开(公告)日：2017-09-05
申请号：KR1020160023560
申请日：2016-02-26
申请人： 에스케이하이닉스 주식회사
发明人： 강세훈 , 길덕신
IPC分类号： H01L27/115 , H01L29/78 , H01L29/51 , H01L29/66 , H01L21/28
CPC分类号： H01L43/08 , G11C11/22 , G11C11/223 , H01L27/115 , H01L28/00 , H01L43/02 , H01L43/12
摘要： 강유전체를포함하는비휘발성메모리장치및 그제조방법에관한기술이다. 비휘발성메모리장치는, 소정깊이를갖는리세스를구비한반도체기판, 상기리세스내부에매립된강유전체막, 상기리세스일측에형성되는소스, 상기리세스타측에형성되는드레인, 및상기강유전체막상부에형성되는게이트를포함한다. 상기반도체기판의리세스계면을따라상기소스및 드레인사이에채널영역이형성된다.
摘要翻译：一种包括铁电物质的非易失性存储器件及其制造方法。非易失性存储器件包括：半导体衬底，sanggiri访问在内部嵌入的强电介质膜，形成在sanggiri接入侧的源极，一漏极，以及形成在设置有具有预定深度的凹部的凹星侧的强电介质膜部分并在其上形成门。沿着半导体衬底的凹陷界面在源极和漏极之间形成沟道区。

3. 发明公开

KR1020160040660A 수직의 강유전체 전계 효과 트랜지스터 구성들, 한쌍의 수직의 강유전체 전계 효과 트랜지스터들, 강유전체 전계 효과 트랜지스터들의 수직 스트링들, 및 측면에서 대향하는 쌍들의 수직의 강유전체 전계 효과 트랜지스터들의 수직 스트링들을 포함하는 구성들 有权
标题翻译：垂直电磁场效应晶体管结构，包括垂直电磁场效应晶体管的对应关系，电磁场效应晶体管的垂直线以及垂直电磁场效应晶体管的垂直对角线的垂直线
公开(公告)号：KR1020160040660A
公开(公告)日：2016-04-14
申请号：KR1020167005689
申请日：2014-07-22
申请人： 마이크론 테크놀로지, 인크
发明人： 카다,카말,엠. , 모울리,챈드라 , 샌더,거티,에스.
IPC分类号： H01L21/28 , H01L27/115 , H01L29/51 , H01L29/66 , G11C11/22
CPC分类号： H01L27/11597 , G11C11/22 , H01L21/02568 , H01L21/28291 , H01L27/11514 , H01L27/1157 , H01L27/11578 , H01L27/11582 , H01L27/11585 , H01L27/1159 , H01L29/0649 , H01L29/1037 , H01L29/24 , H01L29/42384 , H01L29/42392 , H01L29/4908 , H01L29/516 , H01L29/6684 , H01L29/7827 , H01L29/78642 , H01L29/78681 , H01L2029/42388
摘要： 수직의강유전체전계효과트랜지스터구성은절연코어(isolating core)를포함한다. 전이금속칼코겐화합물(transition metal dichalcogenide) 재료는절연코어를둘러싸고 1 단일층(monolayer) 내지 7 단일층들의측면벽 두께를갖는다. 강유전체게이트유전체재료는전이금속칼코겐화합물재료를둘러싼다. 전도성게이트재료는강유전체게이트유전체재료를둘러싼다. 전이금속칼코겐화합물재료는전도성게이트재료의높이에서바깥쪽으로및 높이에서안쪽으로연장된다. 전도성컨택(conductive contact)은 a) 전도성게이트재료의높이에서안쪽에, 또는 b) 전도성게이트재료의높이에서바깥쪽에있는전이금속칼코겐화합물재료의측면외측벽(lateral outer sidewall)에직접맞닿는다. 다른실시예들이설명된다.
摘要翻译：垂直铁电场效应晶体管结构包括隔离芯。过渡金属二硫属元素材料环绕隔离芯并具有1个单层至7个单层的侧壁厚度。铁电栅极电介质材料围绕过渡金属二硫属元素材料。导电栅极材料围绕铁电栅极电介质材料。过渡金属二硫属元素材料在导电栅极材料的高度向内和向外向外延伸。导电接触件直接抵靠过渡金属二硫属化物材料的侧向外侧壁，其是导电栅极材料的顶部向内，或b）导电栅极材料的向外侧。公开了另外的实施例。

4. 发明授权

KR101609596B1 초격자 구조를 갖는 강유전체 박막과 그 제조방법, 및 강유전체 소자와 그 제조방법 有权
标题翻译：具有超级结构制造方法的电介质薄膜及其制造方法
公开(公告)号：KR101609596B1
公开(公告)日：2016-04-06
申请号：KR1020157012662
申请日：2011-10-04
申请人： 코쿠리츠켄큐카이하츠호징 붓시쯔 자이료 켄큐키코
发明人： 오사다미노루 , 사사키타카요시
IPC分类号： H01L21/28 , H01L21/314 , H01L21/316 , H01L27/105
CPC分类号： H01L41/183 , C30B19/062 , G11C11/22 , H01G4/12 , H01G4/33 , H01L21/02197 , H01L27/11507 , H01L28/55 , H01L41/1871 , H01L41/1873 , H01L41/1876 , H01L41/1878 , H01L41/317 , Y10T428/24975
摘要： 서로다른층상페로브스카이트구조를갖는산화물나노시트등의유전체를적어도 2종류적층하고, 이들나노시트의사이를이온성물질로접합하여초격자구조를갖는강유전체박막을조성한다. 이적층구조에의해강유전체를사용하지않아도전체로서강유전성을발휘하는막을형성할수 있다. 이것에의해강유전체메모리등에적합하고, 매우얇아도사이즈효과가발현되지않는신규인원리에기초해서강유전체막이제공된다.
摘要翻译：层叠具有彼此不同的层状钙钛矿结构的氧化物纳米片的至少两种类型的电介质材料，并且通过离子材料将纳米片彼此接合，从而制造具有铁电薄膜的超晶格结构。具有层状结构，尽管在其中不使用铁电体材料，膜可以表现出铁电体的整体。因此，提供了一种基于新颖原理的铁电体膜，其有利于铁电存储器等，即使极薄也不会产生尺寸效应。

5. 发明授权

KR101583685B1 그라핀 메모리 셀 및 그것의 제조 방법 有权
标题翻译：石墨烯记忆单元及其制造方法
公开(公告)号：KR101583685B1
公开(公告)日：2016-01-08
申请号：KR1020117008018
申请日：2009-09-23
申请人： 내셔널 유니버시티 오브 싱가포르
发明人： 오에짜일마츠,바바로스 , 쳉,이 , 니,광,친 , 토우,치타트
IPC分类号： H01L21/8247 , H01L27/115 , H01L21/8236 , G11C14/00
CPC分类号： G11C13/0014 , B82Y10/00 , G11C11/22 , G11C11/5657 , G11C11/5664 , G11C13/025 , G11C2213/35 , H01L29/1606 , H01L29/6684 , H01L29/7781 , H01L29/78391 , H01L29/78684
摘要： 상기공개된메모리셀(10)은메모리셀의데이터값들을나타내는제어가능한저항상태들을가지는그라핀층(16)을포함한다. 하나의예시적인실시형태에서, 강유전체층(18)이저항상태들을제어하도록하는것에의해비-휘발성메모리가제공된다. 상기예시적인실시형태에서, 이진 '0'들및 '1'들은각각상기그라핀층(16)의낮고높은저항상태들에의해나타나고, 그리고이러한상태들은상기강유전체층(18)의방향들을분극화하는것에의해비-휘발성방식으로전환된다.

6. 发明授权

KR101429160B1 멀티비트 메모리 소자 有权
标题翻译：多位存储器件
公开(公告)号：KR101429160B1
公开(公告)日：2014-09-23
申请号：KR1020130071575
申请日：2013-06-21
申请人： 한국과학기술원
发明人： 이희철 , 김우영
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： G11C11/5657 , G11C11/56 , G11C13/025 , H01L21/28273 , B82Y10/00 , G11C11/22 , H01L21/28291
摘要： An embodiment of the present invention relates to a multi-bit memory element. According to the embodiment of the present invention, the memory element includes: a substrate; a first electrode placed on the substrate; a first memory part placed on the substrate and the first electrode containing an electrically polarizing material indicating hysteresis; a semiconductor part placed on the first memory part; a source electrode placed on a side of the semiconductor part; a drain electrode placed on the other side of the semiconductor part; a second memory part placed on the semiconductor part, placed between the source electrode and the drain electrode containing the electrically polarizing material indicating hysteresis; and a second electrode placed on the second memory part. When a first operating voltage is applied to the first electrode and a second operating voltage is not applied to the second electrode, a current I_D1 flows in the semiconductor part. When the first operating voltage is not applied to the first electrode and the second operating voltage is applied to the second electrode, a current I_D2 flows in the semiconductor part. When the first operating voltage is applied to the first electrode and the second operating voltage is applied to the second electrode, a current I_D3 (I_D1+I_D2) flows in the semiconductor part and the current I_D1 is larger than the current I_D2.
摘要翻译：本发明的实施例涉及一种多位存储元件。根据本发明的实施例，存储元件包括：基板; 放置在基板上的第一电极; 放置在基板上的第一存储器部分和包含表示磁滞的电极化材料的第一电极; 放置在第一存储器部分上的半导体部件; 位于所述半导体部件侧的源电极; 放置在所述半导体部件的另一侧的漏电极; 放置在半导体部分上的第二存储器部分，放置在包含指示滞后的电极化材料的源电极和漏电极之间; 以及放置在第二存储器部分上的第二电极。当向第一电极施加第一工作电压并且第二工作电压不施加到第二电极时，电流I_D1在半导体部件中流动。当第一工作电压不施加到第一电极并且第二工作电压施加到第二电极时，电流I_D2流入半导体部件。当第一工作电压被施加到第一电极并且第二工作电压被施加到第二电极时，电流I_D3（I_D1 + I_D2）在半导体部分中流动，并且电流I_D1大于当前I_D2。

7. 发明授权

KR101326361B1 메모리 有权
公开(公告)号：KR101326361B1
公开(公告)日：2013-11-11
申请号：KR1020070058818
申请日：2007-06-15
申请人： 패트레넬라 캐피탈 엘티디., 엘엘씨
发明人： 미야모또히데아끼
IPC分类号： G11C11/406 , G11C11/401 , G11C11/408
CPC分类号： G11C11/406 , G11C11/22 , G11C2211/4065
摘要： 이 메모리는, 외부 액세스 동작에 기초하여, 내부 액세스 동작을 행하는 액세스 제어부와, 리프레시 동작을 행하는 리프레시 제어부와, 리프레시 동작을, 판독 동작과 재기입 동작으로 분할하는 리프레시 분할 제어부와, 리프레시 동작의 대상으로 되는 어드레스와, 리프레시 동작 중에 행해지는 외부 액세스 동작의 대상으로 되는 어드레스가 일치하는지의 여부를 판정하는 어드레스 판정부를 구비하고 있다.
외부 액세스, 내부 액세스, 리프레시, 판독, 기입, 어드레스 판정

8. 发明授权

KR101315270B1 플렉서블 비휘발성 메모리 소자용 강유전체 캐패시터, 플렉서블 비휘발성 강유전체 메모리 소자 및 그의 제조 방법 有权
公开(公告)号：KR101315270B1
公开(公告)日：2013-10-07
申请号：KR1020130023041
申请日：2013-03-04
申请人： 성균관대학교산학협력단
发明人： 안종현 , 노종현
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L21/28291 , G11C11/22 , H01L21/84 , H01L27/1159 , H01L27/1203 , H01L28/24 , H01L29/6684 , H01L29/78391
摘要： 본원은, 플렉서블 비휘발성 메모리 소자용 강유전체 캐패시터, 트랜지스터형 플렉서블 비휘발성 강유전체 메모리 소자, 1T-1R(1Transistor-1Resistor) 플렉서블 강유전체 메모리 소자 및 이들의 제조 방법에 관한 것으로서, 강유전체층과 반도체층 사이의 계면에 고분자 접착층을 형성함으로써 계면에서의 전기적 특성 및 물리화학적 특성을 향상시킬 수 있다.

9. 发明公开

KR1020130098002A 수직형 저항 메모리 장치의 프로그램 방법 无效
标题翻译：垂直电阻存储器件的程序方法
公开(公告)号：KR1020130098002A
公开(公告)日：2013-09-04
申请号：KR1020120019762
申请日：2012-02-27
申请人： 삼성전자주식회사
发明人： 박진택 , 최정달
IPC分类号： G11C13/00 , G11C16/12
CPC分类号： G11C7/00 , G11C5/06 , G11C11/16 , G11C11/21 , G11C11/22 , G11C13/0004 , G11C13/0007 , G11C13/0069 , G11C2213/31 , G11C2213/32 , G11C2213/71 , G11C2213/72 , G11C2213/77 , G11C2213/79
摘要： PURPOSE: A method of programming a vertical resistance memory device rapidly performs a programming operation by providing a set voltage to a selected word line, 0V to selected bit lines, and a set prohibition voltage to unselected word lines and unselected bit lines. CONSTITUTION: A vertical resistance memory device (100) includes resistance cells (RC) and a plurality of strings including a string selection transistor (SST). The resistance cells are connected between horizontal electrodes (HN) and vertical electrodes (VN) existing on a plurality of layers. The string selection transistor connects the vertical electrode to a corresponding bit line. A set voltage is provided to a selected word line, and a set prohibition voltage is provided to unselected word lines. A bit voltage is provided to selected bit lines, and a bit prohibition voltage is provided to unselected bit lines.
摘要翻译：目的：编程垂直电阻存储器件的方法通过向所选择的字线提供设定电压，将0V设置到选定位线，以及将未设置的字线和未选位线的设定禁止电压快速地执行编程操作。构成：垂直电阻存储器件（100）包括电阻单元（RC）和包括串选择晶体管（SST）的多个串。电阻单元连接在存在于多个层上的水平电极（HN）和垂直电极（VN）之间。串选择晶体管将垂直电极连接到相应的位线。向所选择的字线提供设定电压，并且对未选择的字线提供设定的禁止电压。向所选择的位线提供一个位电压，并且向未选位线提供位禁止电压。

10. 发明授权

KR101304040B1 메모리 有权
公开(公告)号：KR101304040B1
公开(公告)日：2013-09-04
申请号：KR1020060093315
申请日：2006-09-26
申请人： 패트레넬라 캐피탈 엘티디., 엘엘씨
发明人： 미야모또히데아끼 , 마쯔시따시게하루
IPC分类号： G11C7/20 , G11C11/22
CPC分类号： G11C11/22
摘要： 이 메모리는, 복수의 메모리 셀 블록의 각각에 대한 액세스 횟수를 검출하는 제1 횟수 검출부와, 제1 횟수 검출부에 의해 검출된 복수의 메모리 셀 블록의 각각에 대한 액세스 횟수를 비교하는 비교 회로와, 비교 회로로부터 출력되는 비교 데이터에 기초하여, 복수의 메모리 셀 블록 중의 소정의 메모리 셀 블록을 선택함과 함께, 선택된 메모리 셀 블록에 포함되는 메모리 셀에 대하여 우선적으로 재기입이 행하여지도록 제어하는 리프레시부를 구비하고 있다.
메모리 셀 블록, 액세스 횟수, 재기입, 리프레시 동작, 비교 회로, 액세스 동작, 디스터브

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式