专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020140140508A 제네릭 인터페이스를 제공하기 위한 방법 및 제네릭 인터페이스를 구비한 마이크로컨트롤러 审中-实审
标题翻译：用于提供具有通用接口的通用接口和微控制器的方法
公开(公告)号：KR1020140140508A
公开(公告)日：2014-12-09
申请号：KR1020140064521
申请日：2014-05-28
申请人： 로베르트 보쉬 게엠베하
发明人： 아위악셀 , 벡커오이겐
IPC分类号： G06F13/14
CPC分类号： G06F13/4291 , G06F13/28 , G06F13/385 , G06F13/4234 , G06F2213/0022 , G06F2213/2418 , G06F2213/28
摘要： 본 발명은 제어 장치용 마이크로컨트롤러, 특히 차량 제어 장치용 마이크로컨트롤러에 관한 것으로서, 이 마이크로컨트롤러는 중앙 처리 유닛(CPU), 하나 이상의 인터페이스 불특정 입력 모듈, 하나 이상의 인터페이스 불특정 출력 모듈, 하나 이상의 라우팅 유닛 그리고 인터페이스 특정 정보를 처리하기 위한 계산 유닛을 포함한다. 본원에서 마이크로컨트롤러는, 하나 이상의 인터페이스 불특정 입력 모듈과, 하나 이상의 인터페이스 불특정 출력 모듈과, 하나 이상의 라우팅 유닛과, 인터페이스 특정 정보를 처리하기 위한 하나 이상의 계산 유닛이 복수의 직렬 인터페이스, 특히 SPI, UART, LIN, CAN, PSI5, 플렉스레이, SENT, I2C, MSC 또는 이더넷 중 하나에 상응하는 기능을 이행하도록 구성될 수 있다. 또한, 계산 유닛은 제2 유효 데이터로부터 출력 데이터로서 전체 출력 메시지 프레임을 생성하도록, 그리고 상기 출력 메시지 프레임을 하나 이상의 인터페이스 불특정 출력 모듈로 전송하도록 설계된다.
摘要翻译：本发明涉及一种用于控制单元或车辆控制单元的微控制器，其包括：中央处理单元（CPU）; 至少一个界面 - 非特定的输入模块; 至少一个接口非特定的输出模块; 至少一个路由单元; 以及用于处理特定于界面的信息的至少一个运算单元。微控制器是可配置的，使得至少一个接口非特定输入模块，至少一个接口非特定输出模块，至少一个路由单元和用于处理特定于接口的信息的至少一个算术单元可以执行相应的功能到多个串行接口之一，特别是SPI，UART，LIN，CAN，PSI5，FlexRay，SENT或以太网。此外，算术单元被配置为从第二有效载荷数据生成作为输出数据的整个输出消息帧，并将其发送到接口非特定的输出模块。

2. 发明公开

KR1020120049100A 다중 영상과 음성을 주고 받는 양방향 서버 시스템 无效
标题翻译：用于发送多个视频和音频信号的服务器系统
公开(公告)号：KR1020120049100A
公开(公告)日：2012-05-16
申请号：KR1020100121649
申请日：2010-12-01
申请人： 이영배
发明人： 이영배
IPC分类号： H04N7/173
CPC分类号： G06F13/14 , G06F13/38 , G06F17/5027 , G06F2213/28 , H04H60/32 , H04H2201/11
摘要： PURPOSE: A bidirectional server system for transmitting multiple video and audio signals is provided to process data at high capacity in a sate that modulated data is stored in database. CONSTITUTION: A database 1(110) stores a plurality of modulation signal source data. A high-speed/high-capacity signal processing unit(120) processes selected modulation signal source data at high-speed. An IF(Intermediate Frequency) signal processing unit(130) modulates the signal which is processed from the high-speed/high-capacity signal processing unit into an RF signal. A signal transceiving unit(140) transmits the RF signal which is modulated from the IF signal processing unit.
摘要翻译：目的：提供用于传输多个视频和音频信号的双向服务器系统，用于以高容量处理数据，调制数据存储在数据库中。构成：数据库1（110）存储多个调制信号源数据。高速/高容量信号处理单元（120）以高速处理所选择的调制信号源数据。 IF（中频）信号处理单元（130）将从高速/高容量信号处理单元处理的信号调制成RF信号。信号收发单元（140）发送从IF信号处理单元调制的RF信号。

3. 发明公开

KR1020120069551A 화상처리 장치 및 화상처리 방법 审中-实审
标题翻译：用于处理图像的装置和方法
公开(公告)号：KR1020120069551A
公开(公告)日：2012-06-28
申请号：KR1020110120907
申请日：2011-11-18
申请人： 삼성전자주식회사
发明人： 타오카,미네키
IPC分类号： H04N5/217 , H04N9/07 , G06T3/00
CPC分类号： H04N5/2628 , G06F2213/28 , H04N5/268 , H04N7/01
摘要： PURPOSE: An image processing apparatus and an image processing method are provided to reduce bandwidth of a memory by configuration of an image processing unit and to processes an image at high speed. CONSTITUTION: An image processing unit(52) processes an image. The image processing unit outputs a line after image process. An image converting unit(56) inputs a line after image process. The image converting unit outputs a line after performing copy or enlargement of the line. An output timing controlling unit(57) controls timing for outputting a line from the image processing unit.
摘要翻译：目的：提供一种图像处理装置和图像处理方法，以通过配置图像处理单元来减少存储器的带宽并且高速处理图像。构成：图像处理单元（52）处理图像。图像处理单元输出图像处理后的行。图像转换单元（56）在图像处理之后输入一行。图像转换单元在执行线的复制或放大之后输出一行。输出定时控制单元（57）控制从图像处理单元输出行的定时。

4. 发明公开

KR20070113677A VIDEO MIXER CAPABLE OF A REDUCING BANDWIDTH AND METHOD THEREOF 审中-公开
标题翻译：具有减少带宽的视频混合器及其方法
公开(公告)号：KR20070113677A
公开(公告)日：2007-11-29
申请号：KR20060047233
申请日：2006-05-25
申请人： SAMSUNG ELECTRONICS CO LTD
发明人： LEE JONG HYUN
IPC分类号： H04N1/41
CPC分类号： H04N5/265 , G06F13/30 , G06F2213/28 , G06T1/0007
摘要： A video mixer and a method for reducing a bandwidth are provided to reduce the amount of data processed during predetermined time in a video mixer. A system for displaying an image includes a memory(310), a video mixer(300) and a display controller(320). The memory(310) stores a plurality of window images, and stores mask bit maps corresponding to the window images. The video mixer(300) reads a window image and a mask bit map corresponding to a window selection signal if the window selection signal is activated, and selectively processes pixel values of the window image according to the mask bit map. The display controller(320) receives the final image information processed in the video mixer(300) to control the display.
摘要翻译：提供一种视频混合器和一种降低带宽的方法，以减少视频混合器中在预定时间内处理的数据量。用于显示图像的系统包括存储器（310），视频混合器（300）和显示控制器（320）。存储器（310）存储多个窗口图像，并且存储对应于窗口图像的掩码位图。如果窗口选择信号被激活，则视频混合器（300）读取对应于窗口选择信号的窗口图像和掩码位图，并且根据掩码位图选择性地处理窗口图像的像素值。显示控制器（320）接收在视频混合器（300）中处理的最终图像信息，以控制显示。

5. 发明公开

KR1020150122825A 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치 审中-实审
标题翻译：存储器控制单元和包括其的数据存储设备
公开(公告)号：KR1020150122825A
公开(公告)日：2015-11-03
申请号：KR1020140048501
申请日：2014-04-23
申请人： 에스케이하이닉스 주식회사
发明人： 김재우 , 안중현 , 김광현
IPC分类号： G11C29/42
CPC分类号： G06F11/1008 , G06F9/30192 , G06F11/00 , G06F11/1048 , G06F12/0835 , G06F12/1081 , G06F13/28 , G06F2212/40 , G06F2212/403 , G06F2213/28 , G06F2213/2802 , Y02D10/14
摘要： 본발명은데이터저장장치에관한것으로, 더욱상세하게는동작속도를향상시킬수 있는메모리컨트롤유닛및 그것을포함하는데이터저장장치에관한것이다. 상기데이터저장장치는, 불휘발성메모리장치; 및상기불휘발성메모리장치로제공될제어신호들을생성하는신호생성블럭과, 상기불휘발성메모리장치에저장될데이터를에러정정코드인코딩하는에러정정코드블럭을포함하는메모리컨트롤유닛을포함하되, 상기에러정정코드블럭은상기신호생성블럭보다먼저동작된다.
摘要翻译：数据存储装置技术领域本发明涉及数据存储装置。更具体地，本发明涉及能够提高操作速度的存储器控制单元和包括该存储器控制单元的数据存储设备。数据存储装置包括非易失性存储装置; 以及存储器控制单元，其包括生成要提供给非易失性存储器件的控制信号的信号生成块，以及对要存储在非易失性存储器件中的数据执行错误代码编码的纠错码块。纠错码块在信号产生块之前运行。

6. 发明授权

KR101094812B1 이종 프로토콜 통신에서 병렬 메시지를 처리하는 방법 및 장치 有权
标题翻译：异源通信中处理PARARELL消息的方法与装置
公开(公告)号：KR101094812B1
公开(公告)日：2011-12-16
申请号：KR1020100068433
申请日：2010-07-15
申请人： 재단법인대구경북과학기술원
发明人： 조희섭 , 박세권
IPC分类号： H04L12/28 , H04L29/06 , H04L12/66
CPC分类号： H04L61/1552 , G06F2213/28 , H04L2012/40215 , H04L2012/40241
摘要： PURPOSE: A method and a device for processing a parallel message in a heterogeneous protocol are provided to supply a parallel process during transceiving a message in a CAN-FlexRay communication. CONSTITUTION: A second controller controls the transceiving of nodes which uses a second protocol. A first memory area stores a message which is transceived to nodes which uses the first protocol. A second memory area stores a message which is transceived to the node which uses the second protocol. A look-up table provides the mapped memory address information between a first memory area and a second memory area. A message dispatcher(350) controls parallel data transceiving between the first memory area and the second memory area.
摘要翻译：目的：提供用于处理异构协议中的并行消息的方法和设备，以在CAN-FlexRay通信中收发消息期间提供并行过程。构成：第二个控制器控制使用第二个协议的节点的收发。第一存储区域存储被收发到使用第一协议的节点的消息。第二存储区域存储被传送到使用第二协议的节点的消息。查找表提供在第一存储器区域和第二存储器区域之间的映射的存储器地址信息。消息分派器（350）控制在第一存储器区域和第二存储器区域之间的并行数据收发。

7. 发明公开

KR1020100107532A 퀵 부팅 가속기 및 이를 이용한 디바이스 부팅 시스템 无效
标题翻译：快速加速器快速起动加速器和系统
公开(公告)号：KR1020100107532A
公开(公告)日：2010-10-06
申请号：KR1020090025629
申请日：2009-03-26
申请人： 주식회사 한네트플러스
发明人： 박정호 , 배성준 , 김영일
IPC分类号： G06F9/24 , G06F15/177 , G06F9/06
CPC分类号： G06F9/4401 , G06F12/0238 , G06F12/1081 , G06F2212/202 , G06F2213/28
摘要： PURPOSE: A quick booting accelerator and a system for booting a device using the same are provided to shorten the boot time of a system through a quick booting accelerator and a DMA function of a CPU. CONSTITUTION: A quick booting accelerator(12) executes a boot loader(122) for CPU(Central Process Unit) booting. The quick booting accelerator requests a DMA(Direct Memory Access) to a CPU(13). The quick booting accelerator relays booting program code to an execution memory(15). The CPU transfers the booting program code to the execution memory. A boot loader storing memory(14) stores the boot loader. The execution memory executes a booting program.
摘要翻译：目的：提供快速启动加速器和引导使用该设备的系统，以通过快速启动加速器和CPU的DMA功能来缩短系统的启动时间。构成：快速启动加速器（12）执行CPU（中央处理单元）启动的引导加载程序（122）。快速启动加速器向CPU（13）请求DMA（直接内存访问）。快速启动加速器将启动程序代码中继到执行存储器（15）。 CPU将引导程序代码传送到执行存储器。存储存储器（14）的引导加载器存储引导加载程序。执行存储器执行引导程序。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式