专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101712504B1 스토리지 디바이스와 연관된 복수의 기록 커맨드들의 오더링 有权
标题翻译：订购与存储设备相关的多项写作命令
公开(公告)号：KR101712504B1
公开(公告)日：2017-03-06
申请号：KR1020127002875
申请日：2010-07-02
申请人： 엘에스아이 코포레이션
发明人： 스텐포트,로스
IPC分类号： G06F9/06 , G06F3/06 , G06F13/14 , G06F13/42
CPC分类号： G06F3/0659 , G06F3/061 , G06F3/0638 , G06F3/0673 , G06F3/0679 , G06F3/0689 , G06F13/1626 , G06F13/4282 , H04L67/1097
摘要： 스토리지디바이스와연관된복수의기록커맨드들을오더링하기위한시스템, 방법및 컴퓨터프로그램물건이제공된다. 동작시, 디바이스에송신될스토리지디바이스와연관된복수의기록커맨드들이식별된다. 부가적으로, 복수의기록커맨드들의순서는결정되고, 결정된순서는디바이스에의해알려진다. 또한, 복수의기록커맨드들은결정된순서로오더링된다.
摘要翻译：提供了一种用于对与存储设备相关联的多个写入命令进行排序的系统，方法和计算机程序产品。在操作中，识别与要发送到设备的存储设备相关联的多个写入命令。此外，确定多个写入命令的顺序，所确定的顺序由设备已知。此外，以确定的顺序排列多个写命令。

2. 发明授权

KR100958264B1 메모리 제어기, 데이터 반환 방법 및 시스템 有权
标题翻译：记忆微型梯度仪返回
公开(公告)号：KR100958264B1
公开(公告)日：2010-05-19
申请号：KR1020077030000
申请日：2006-06-23
申请人： 인텔 코포레이션
发明人： 아키야마제임스 , 클리포드윌리엄
IPC分类号： G06F13/16
CPC分类号： G06F13/1684 , G06F13/1626
摘要： 일 실시예에 따르면, 메모리 제어기가 개시된다. 메모리 제어기는 할당 로직 및 트랜잭션 어셈블러를 포함한다. 할당 로직은 메모리 채널에 액세스하라는 요청을 수신하고 채널 내의 둘 이상의 독립적으로 어드레스가능한 서브채널 중 하나에 액세스하도록 그 요청을 할당한다. 트랜잭션 어셈블러는 그 요청과 채널 내의 둘 이상의 독립적으로 어드레스가능한 서브채널에 액세스하라는 하나 이상의 다른 요청을 조합하고 서브채널에 대한 요청이 이용가능하지 않은 서브채널로부터의 추론적 데이터 반환을 용이하게 한다.

3. 发明公开

KR1020080014063A 메모리 제어기, 데이터 반환 방법 및 시스템 有权
标题翻译：记忆微型梯度仪返回
公开(公告)号：KR1020080014063A
公开(公告)日：2008-02-13
申请号：KR1020077030000
申请日：2006-06-23
申请人： 인텔 코포레이션
发明人： 아키야마제임스 , 클리포드윌리엄
IPC分类号： G06F13/16
CPC分类号： G06F13/1684 , G06F13/1626
摘要： According to one embodiment, a memory controller is disclosed. The memory controller includes assignment logic and a transaction assembler. The assignment logic receives a request to access a memory channel and assigns the request to access one of two or more independently addressable subchannels within the channel. The transaction assembler combines the request with one or more additional requests to access the two or more independently addressable subchannels within the channel and facilitates a speculative return of data from a subchannel for which a subchannel request is not available.
摘要翻译：根据一个实施例，公开了一种存储器控制器。存储器控制器包括分配逻辑和事务汇编器。分配逻辑接收访问存储器通道的请求，并分配该请求以访问通道内的两个或更多个可独立寻址的子信道中的一个。事务汇编器将请求与一个或多个附加请求组合以访问信道内的两个或更多个可独立寻址的子信道，并且促进从子信道请求不可用的子信道的数据的推测返回。

4. 发明授权

KR100784385B1 공유 자원에 대한 접근 요청을 중재하는 시스템 및 방법 失效
标题翻译：对共享资源提出要求的系统和方法
公开(公告)号：KR100784385B1
公开(公告)日：2007-12-11
申请号：KR1020050073438
申请日：2005-08-10
申请人： 삼성전자주식회사
发明人： 신종철
IPC分类号： G06F13/16
CPC分类号： G06F13/1626
摘要： 공유 자원에 대한 접근 요청을 중재하는 시스템 및 방법은, 요청 장치에 의해서 기대 서비스 품질 정보 신호를 발생하고, 공유 자원은 기대 서비스 품질 정보 신호에 응답해서 상기 요청 장치에 대한 서비스 우선순위를 결정한다. 기대 서비스 품질 정보는 요청 발생 시간 및 기대 레이턴시를 포함한다. 요청 발생 시간을 고려하여 요청 장치들에 대한 서비스 우선순위를 결정함으로써 요청 장치들의 QOS(Quality of Service)가 공평하게 충족될 수 있다.
摘要翻译：仲裁系统包括至少一个共享资源，多个请求者单元，多个请求单元中的相应的请求单元被配置为生成用于访问至少一个共享资源的资源请求消息，该资源请求消息包括服务质量（ QoS）信息，以及仲裁单元，其被配置为基于所述资源请求消息中包含的QoS信息对所述至少一个共享资源的请求进行优先级排序。还提供了相关方法和计算机程序产品。

5. 发明公开

KR1020060108357A 아웃 오브 오더 ＤＲＡＭ 시퀀서 有权
标题翻译：超出DRAM序列
公开(公告)号：KR1020060108357A
公开(公告)日：2006-10-17
申请号：KR1020067017435
申请日：2003-05-14
申请人： 마이크론 테크놀로지, 인크
发明人： 제들로,조셉,엠.
IPC分类号： G06F12/02 , G06F12/06 , G06F13/16
CPC分类号： G06F3/0659 , G06F3/0613 , G06F3/0676 , G06F12/14 , G06F13/1626 , G06F2003/0691
摘要： Memory access requests are successively received in a memory request queue of a memory controller. Any conflicts or potential delays between temporally proximate requests that would occur if the memory access requests were to be executed in the received order are detected, and the received order of the memory access requests is rearranged to avoid or minimize the conflicts or delays and to optimize the flow of data to and from the memory data bus. The memory access requests are executed in the reordered sequence, while the originally received order of the requests is tracked. After execution, data read from the memory device by the execution of the read-type memory access requests are transferred to the respective requestors in the order in which the read requests were originally received.
摘要翻译：存储器访问请求被连续地接收在存储器控制器的存储器请求队列中。检测到如果以接收到的顺序执行存储器访问请求将发生的临时邻近请求之间的任何冲突或潜在的延迟，并且重新排列接收到的存储器访问请求的顺序以避免或最小化冲突或延迟并优化数据流向和从存储器数据总线流出。在重新排序的序列中执行存储器访问请求，同时跟踪请求的原始接收顺序。在执行之后，通过执行读取型存储器访问请求从存储器件读取的数据按照最初接收读取请求的顺序被传送到各个请求者。

6. 发明授权

KR100618474B1 메모리 상호 접속에서 판독 착수 최적화를 위한 방법 및장치 失效
标题翻译：用于存储器互连中读取优化的方法和装置
公开(公告)号：KR100618474B1
公开(公告)日：2006-08-31
申请号：KR1020047007178
申请日：2002-11-07
申请人： 인텔 코포레이션
发明人： 오스본,랜디
IPC分类号： G06F13/16
CPC分类号： G06F13/1626 , G06F13/161
摘要： 메모리 상호 접속에서 판독 착수 최적화를 통해 메모리 판독 동작을 최적화하는 방법 및 장치가 개시된다. 일 실시예에서, 기입 요구는 판독 요구에 의해 강제 중단될 수 있다.
판독 패킷, 기입 패킷, 메모리 상호 접속, 판독 착수 최적화

7. 发明公开

KR1020150145465A 메모리 시스템 및 이의 동작 방법 审中-实审
标题翻译：其记忆系统及其操作方法
公开(公告)号：KR1020150145465A
公开(公告)日：2015-12-30
申请号：KR1020140074955
申请日：2014-06-19
申请人： 에스케이하이닉스 주식회사
发明人： 윤현주 , 최지훈
IPC分类号： G11C7/10 , G11C7/22
CPC分类号： G06F13/1626 , G06F13/1694
摘要： 메모리시스템은, 데이터버스; 제어버스; 상기데이터버스와상기제어버스를공유하고, 상기제어버스의제어신호들을인식하기위한레이턴시가서로다른다수의메모리장치; 및상기데이터버스와상기제어버스를이용해상기다수의메모리장치를제어하는콘트롤러를포함할수 있다.
摘要翻译：存储系统包括：数据总线; 控制总线; 用于共享数据总线和控制总线的多个存储器件，并且具有用于识别控制总线的控制信号的不同种类的延迟; 以及通过使用数据总线和控制总线来控制存储器件的控制器。

8. 发明公开

KR1020140046040A 액세스 레이턴시를 감소시키기 위한 버스 중재 기술들 有权
标题翻译：总线仲裁技术可减少访问延迟
公开(公告)号：KR1020140046040A
公开(公告)日：2014-04-17
申请号：KR1020147005598
申请日：2011-04-14
申请人： 퀄컴 인코포레이티드
发明人： 왕,펭
IPC分类号： G06F13/16
CPC分类号： G06F13/1642 , G06F13/1626
摘要： 액세스 레이턴시를 감소시키기 위해 공유 메모리에 대한 액세스를 위한 버스 마스터들로부터의 요청들을 중재하는 방법은 공유 메모리에 대한 현재 스케줄링된 요청들을 미리보기하는 단계, 및 페이지 히트 레이트를 증가시키거나 판독 및 기록 트래픽의 균형을 유지하는 것과 같은, 현재 스케줄링된 요청들의 특징을 기초로 요청들의 레이턴시를 예측하는 단계를 포함한다. 요청들은 예측된 레이턴시에 적어도 부분적으로 기초하여 스케줄링된다.
摘要翻译：一种用于仲裁来自总线主控器以访问共享存储器以减少访问延迟的请求的方法包括以下步骤：预览对共享存储器的当前调度请求并增加页面命中率，并根据当前计划的请求的特征估计请求的延迟，例如维持当前计划的请求的平衡。这些请求至少部分基于预测的延迟进行安排。

9. 发明公开

KR1020130085672A 메모리 컨트롤러 및 이를 포함하는 시스템의 동작 방법 无效
标题翻译：用于操作存储器控制器的方法和包括其的系统
公开(公告)号：KR1020130085672A
公开(公告)日：2013-07-30
申请号：KR1020120006615
申请日：2012-01-20
申请人： 삼성전자주식회사
发明人： 양상준
IPC分类号： G06F13/16 , G06F13/38 , G06F12/00
CPC分类号： G06F12/0607 , G06F13/1626 , G06F13/1684 , G11C7/1072 , G11C2207/2236
摘要： PURPOSE: A memory controller and an operation method of a system including the same are provided to perform re-ordering of each data read according to in-order read request at master intellectual property (IP). CONSTITUTION: An instruction signal generation module judges whether to read and access at least two memories among a plurality of memories on the basis of in-order read request. The instruction signal generation module generates a first instruction signal according to the judgment result (S10). A memory controller reads data which is requested to read from each memory which is read and accessed, in response to the in-order read request (S12). The memory controller transmits the read data and the first instruction signal to a system bus (S14). [Reference numerals] (S10) Instruction signal generation module generates a first instruction signal according to the judgment result; (S12) Memory controller reads data which is requested to read from each memory which is read and accessed, in response to the in-order read request; (S14) Memory controller transmits the read data and the first instruction signal to a system bus
摘要翻译：目的：提供一种包含该存储器控制器的系统的存储器控制器和操作方法，以按照主知识产权（IP）的按顺序读取请求对每个读取的数据执行重新排序。构成：指令信号生成模块基于按顺序读取请求来判断是否读取并访问多个存储器中的至少两个存储器。指示信号生成模块根据判断结果生成第一指示信号（S10）。存储器控制器响应于按顺序读取请求，读取从读取和访问的每个存储器请求读取的数据（S12）。存储器控制器将读取的数据和第一指令信号发送到系统总线（S14）。（附图标记）（S10）指示信号生成模块根据判断结果生成第一指示信号; （S12）响应于按顺序读取请求，存储器控制器读取从读取和访问的每个存储器请求读取的数据; （S14）存储器控制器将读取的数据和第一指令信号发送到系统总线

10. 发明授权

KR100958263B1 메모리 마이크로-타일링 요청 재정렬화 방법, 메모리제어기 및 시스템 有权
标题翻译：记忆微电梯要求
公开(公告)号：KR100958263B1
公开(公告)日：2010-05-19
申请号：KR1020077030012
申请日：2006-06-23
申请人： 인텔 코포레이션
发明人： 아키야마제임스 , 클리포드윌리엄 , 브라운폴
IPC分类号： G06F13/16
CPC分类号： G06F13/1626 , G06F13/1684 , G09G5/393 , G09G2360/122 , G09G2360/125
摘要： 일 실시예에 따르면, 메모리 제어기가 개시된다. 메모리 제어기는 할당 로직, 재정렬 테이블 및 트랜잭션 어셈블러를 포함한다. 할당 로직은 메모리 채널에 액세스하기 위한 요청을 수신하고, 채널 내의 2 이상의 독립적으로 어드레스가능한 서브채널 중 하나의 서브채널에 액세스하기 위한 요청을 할당한다. 재정렬 테이블은 2 이상의 테이블 엘리먼트를 포함한다. 각각의 테이블 엘리먼트는 2 이상의 독립적으로 어드레스가능한 서브채널 각각에 대응하는 공유 어드레스 컴포넌트 및 독립 어드레스 컴포넌트를 포함한다. 트랜잭션 어셈블러는 재정렬 테이블 엘리먼트에서 공유 어드레스 컴포넌트 및 독립 어드레스 컴포넌트를 결합하여, 단일의 메모리 트랜잭션을 제공한다.
마이크로-타일, 재정렬, 트랜잭션 어셈블러

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式