专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020130085672A 메모리 컨트롤러 및 이를 포함하는 시스템의 동작 방법 无效
标题翻译：用于操作存储器控制器的方法和包括其的系统
公开(公告)号：KR1020130085672A
公开(公告)日：2013-07-30
申请号：KR1020120006615
申请日：2012-01-20
申请人： 삼성전자주식회사
发明人： 양상준
IPC分类号： G06F13/16 , G06F13/38 , G06F12/00
CPC分类号： G06F12/0607 , G06F13/1626 , G06F13/1684 , G11C7/1072 , G11C2207/2236
摘要： PURPOSE: A memory controller and an operation method of a system including the same are provided to perform re-ordering of each data read according to in-order read request at master intellectual property (IP). CONSTITUTION: An instruction signal generation module judges whether to read and access at least two memories among a plurality of memories on the basis of in-order read request. The instruction signal generation module generates a first instruction signal according to the judgment result (S10). A memory controller reads data which is requested to read from each memory which is read and accessed, in response to the in-order read request (S12). The memory controller transmits the read data and the first instruction signal to a system bus (S14). [Reference numerals] (S10) Instruction signal generation module generates a first instruction signal according to the judgment result; (S12) Memory controller reads data which is requested to read from each memory which is read and accessed, in response to the in-order read request; (S14) Memory controller transmits the read data and the first instruction signal to a system bus
摘要翻译：目的：提供一种包含该存储器控制器的系统的存储器控制器和操作方法，以按照主知识产权（IP）的按顺序读取请求对每个读取的数据执行重新排序。构成：指令信号生成模块基于按顺序读取请求来判断是否读取并访问多个存储器中的至少两个存储器。指示信号生成模块根据判断结果生成第一指示信号（S10）。存储器控制器响应于按顺序读取请求，读取从读取和访问的每个存储器请求读取的数据（S12）。存储器控制器将读取的数据和第一指令信号发送到系统总线（S14）。（附图标记）（S10）指示信号生成模块根据判断结果生成第一指示信号; （S12）响应于按顺序读取请求，存储器控制器读取从读取和访问的每个存储器请求读取的数据; （S14）存储器控制器将读取的数据和第一指令信号发送到系统总线

2. 发明公开

KR1020080020066A 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을메모리의 동일한 뱅크 어드레스로 매핑하는 매핑 방법 및비디오 시스템 失效
标题翻译：用于映射像素数据的映射方法和视频系统将包含相同像素数据组映射到存储器的银行地址
公开(公告)号：KR1020080020066A
公开(公告)日：2008-03-05
申请号：KR1020060082916
申请日：2006-08-30
申请人： 삼성전자주식회사
发明人： 신종철 , 조기원 , 양상준
IPC分类号： G09G5/36 , G11C11/40
CPC分类号： H04N5/14 , H04N7/01 , H04N19/182 , H04N19/426
摘要： A method and a video system for executing mapping on pixel data included in the same pixel data group to the same bank address of memory are provided to access the data of macro blocks successively by performing the mapping. A video system includes a memory(510) and address mapping units(540,560). The memory stores pixel data of a screen. The address mapping units execute mapping on the position of the pixel data and address of the memory. The address mapping units divide the pixel data into at least one pixel data group and execute mapping on pixel data included in the same pixel data group to the same bank address of the memory.
摘要翻译：提供一种方法和视频系统，用于对包含在相同像素数据组中的像素数据进行映射到存储器的相同库地址，以通过执行映射来连续地访问宏块的数据。视频系统包括存储器（510）和地址映射单元（540,560）。存储器存储屏幕的像素数据。地址映射单元对像素数据和存储器的地址的位置执行映射。地址映射单元将像素数据划分为至少一个像素数据组，并将包含在同一像素数据组中的像素数据执行映射到存储器的相同存储体地址。

3. 发明公开

KR1020080047907A 다이내믹 랜덤 액세스 메모리의 부분 액세스 장치 및 방법 有权
标题翻译：部分访问动态随机访问记忆的装置和方法
公开(公告)号：KR1020080047907A
公开(公告)日：2008-05-30
申请号：KR1020060117910
申请日：2006-11-27
申请人： 삼성전자주식회사
发明人： 양상준 , 신종철
IPC分类号： G11C11/4076
CPC分类号： G06F13/1684 , G06F12/0253 , G06F13/1642 , Y02D10/13 , Y02D10/14
摘要： A partial access apparatus of a dynamic random access memory and a method thereof are provided to obtain higher data transmission rate, by reducing garbage cycle in case of access request for a DRAM. According to a partial access apparatus of a dynamic random access memory including a memory controller(302) to control the dynamic random access memory, the memory controller includes a first sub controller(303) and a second sub controller(304). The first sub controller controls a first dynamic random access memory, and the second sub controller controls a second dynamic random access memory. The first sub controller allocates first continuous data with length smaller than or equal to burst length of the dynamic random access memories to a first dynamic random access memory(104).
摘要翻译：提供了一种动态随机存取存储器的部分存取装置及其方法，用于通过在对DRAM进行访问请求的情况下减少垃圾循环来获得更高的数据传输速率。根据包括用于控制动态随机存取存储器的存储器控制器（302）的动态随机存取存储器的部分存取装置，存储器控制器包括第一子控制器（303）和第二副控制器（304）。第一子控制器控制第一动态随机存取存储器，第二子控制器控制第二动态随机存取存储器。第一子控制器将长度小于或等于动态随机存取存储器的突发长度的第一连续数据分配给第一动态随机存取存储器（104）。

4. 发明授权

KR100817057B1 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을메모리의 동일한 뱅크 어드레스로 매핑하는 매핑 방법 및비디오 시스템 失效
标题翻译：用于将像素数据映射的映射方法和视频系统包括相同的像素数据组到存储器的同一个存储区地址
公开(公告)号：KR100817057B1
公开(公告)日：2008-03-26
申请号：KR1020060082916
申请日：2006-08-30
申请人： 삼성전자주식회사
发明人： 신종철 , 조기원 , 양상준
IPC分类号： G09G5/36 , G11C11/40
CPC分类号： H04N5/14 , H04N7/01 , H04N19/182 , H04N19/426
摘要： 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 메모리의 동일한 뱅크 어드레스로 매핑하는 매핑 방법 및 비디오 시스템이 개시된다. 본 발명에 따른 화면의 픽셀 데이터의 위치와 메모리의 어드레스 사이의 매핑 방법은 픽셀 데이터 그룹 구분 단계 및 어드레스 매핑 단계를 구비한다. 픽셀 데이터 그룹 구분 단계는 상기 화면의 픽셀 데이터들을 적어도 하나의 픽셀 데이터 그룹으로 구분한다. 어드레스 매핑 단계는 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 상기 메모리의 동일한 뱅크 어드레스로 매핑한다.

5. 发明授权

KR101086417B1 다이내믹 랜덤 액세스 메모리의 부분 액세스 장치 및 방법 有权
标题翻译：用于部分访问动态随机存取存储器的装置和方法
公开(公告)号：KR101086417B1
公开(公告)日：2011-11-25
申请号：KR1020060117910
申请日：2006-11-27
申请人： 삼성전자주식회사
发明人： 양상준 , 신종철
IPC分类号： G11C11/4076
CPC分类号： G06F13/1684 , G06F12/0253 , G06F13/1642 , Y02D10/13 , Y02D10/14
摘要： 본 발명은 다이내믹 랜덤 액세스 메모리의 부분 액세스 장치 및 방법에 관한 것이다. 본 발명은 다이내믹 랜덤 액세스 메모리를 제어하기 위한 메모리 컨트롤러를 포함하는 다이내믹 랜덤 액세스 메모리의 부분 액세스 장치에 있어서, 메모리 컨트롤러는 제1 서브 컨트롤러 및 제2 서브 컨트롤러를 포함하고, 제1 서브 컨트롤러는 제1 다이내믹 랜덤 액세스 메모리를 제어하며, 제2 서브 컨트롤러는 제2 다이내믹 랜덤 액세스 메모리를 제어함으로써, 종래의 다이내믹 랜덤 액세스 메모리를 사용할 경우 발생할 수 있는 가비지 사이클을 제거하는 효과가 있다.
컨트롤러, 메모리, 부분 액세스, DDR, DRAM

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式