专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020160006545A 입력 장치와의 매핑을 통해 분할된 스크린을 개별 제어하기 위한 시스템 및 방법 审中-实审
标题翻译：通过使用输入设备进行映射来独立控制分屏的系统和方法
公开(公告)号：KR1020160006545A
公开(公告)日：2016-01-19
申请号：KR1020140086285
申请日：2014-07-09
申请人： (주)휴맥스
发明人： 송동섭
IPC分类号： H04N21/4227 , H04N21/472
CPC分类号： G06F3/04886 , G06F9/451 , G06F9/5061 , G09G5/363 , G09G5/393 , G09G2340/04 , G09G2360/121 , G09G2360/125 , G09G2370/042 , H04N5/4403 , H04N5/44591 , H04N21/42204 , H04N21/4316 , H04N21/4438 , H04N21/8173 , H04N2005/4442
摘要： 본발명은입력방식이상이한입력장치와의매핑을통하여입력장치로부터수신된입력신호와상응하는어플리케이션이실행되는분할된스크린을개별적으로제어하는시스템및 방법을제공한다. 본발명의시스템은입력부, 제어부및 분할된화면을제공하는디스플레이장치를포함하며제 1입력장치로부터분할된화면의일부를제어하기위한제 1입력신호를수신하거나또는제 1입력신호를수신하는중에, 제 2입력장치로부터화면을제어하기위한제 2입력신호를수신하는경우상기수신된입력신호들에기초하여각 신호에매핑하는분할된화면을제어한다. 본발명은이와같이각 어플리케이션의목적및 기능에맞는입력장치로분할된화면각각을매핑하여효율적인기능컨트롤을가능하게하고, 나아가복수의사용자가동시에디스플레이장치의분할된화면을개별제어할수 있도록한다.
摘要翻译：提供了一种用于单独控制分割画面的系统和方法，其中通过与具有不同输入方案的输入装置的映射来执行与从输入装置接收的输入信号相对应的应用程序。本发明的系统包括输入单元，控制单元和用于提供分屏的显示设备，并且当用于控制部分的屏幕的第一输入信号时，基于所接收的输入信号来控制与每个信号对应的划分屏幕从第一输入装置接收分割画面，或者在接收第一输入信号期间从第二输入装置接收用于控制画面的第二输入信号。根据本发明，分割屏幕被单独地映射到适合于每个应用的目的和功能的输入设备，以便有效地控制功能，并且允许多个用户单独地控制分割屏幕同时显示设备。

2. 发明公开

KR1020110055532A 셸 애플리케이션들 및 서브애플리케이션들의 인터페이스들의 조합 有权
标题翻译：组合接口的应用和子应用
公开(公告)号：KR1020110055532A
公开(公告)日：2011-05-25
申请号：KR1020117002309
申请日：2008-08-29
申请人： 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
发明人： 서그즈,브래들리,엔. , 아모,임마누엘 , 오디라주,챈다르,케이. , 니쎈,울루프
IPC分类号： G06F9/44 , G06F9/455 , G06F3/0481
CPC分类号： G06F9/451 , G06F9/45512 , G09G5/363 , G09G2360/125 , G06F3/0481 , G06F3/0484 , G06F9/455
摘要： 시스템은 셸 애플리케이션 및 상기 셸 애플리케이션에 기능을 제공하도록 적응된 서브애플리케이션을 포함하는 저장 장치를 포함한다. 상기 시스템은 또한 상기 저장 장치에 연결되고 상기 셸 애플리케이션 및 상기 서브애플리케이션을 실행하도록 적응된 처리 로직을 포함한다. 상기 처리 로직은 상기 서브애플리케이션을 이용하여 제1 그래픽 사용자 인터페이스(GUI)를 생성하고 상기 셸 애플리케이션을 이용하여 제2 GUI를 생성한다. 상기 처리 로직은 상기 제2 GUI의 위에 겹쳐 놓인 상기 제1 GUI를 디스플레이 상에 디스플레이한다. 상기 처리 로직은 상기 제1 GUI를 이용하여 제공된 입력을 캡처하고 상기 입력을 상기 서브애플리케이션에 제공한다.
摘要翻译：系统包括存储器，其包括壳体应用程序和适于向壳体应用提供功能的子应用程序。该系统还包括耦合到存储器并且适于执行壳应用和子应用的处理逻辑。处理逻辑使用子应用程序生成第一图形用户界面（GUI），并使用shell应用程序生成第二GUI。处理逻辑在显示器上显示叠加到第二GUI上的第一GUI。处理逻辑捕获使用第一GUI提供的输入并向子应用程序提供输入。

3. 发明授权

KR100902973B1 프로그램 가능한 하드웨어를 사용하는 실시간 디스플레이후처리 有权
标题翻译：使用可编程硬件的实时显示后处理
公开(公告)号：KR100902973B1
公开(公告)日：2009-06-15
申请号：KR1020077016763
申请日：2005-12-14
申请人： 엔비디아 코포레이션
发明人： 리아치,덩컨,에이. , 단스킨,존,엠. , 알벤,조나,엠. , 오그린크,마이클,에이. , 타마시,안소니,마이클
IPC分类号： G06T1/00 , G06T1/60 , G06F15/80 , G09G5/399
CPC分类号： G09G5/363 , G06F3/1431 , G06T15/005 , G09G5/001 , G09G5/393 , G09G5/395 , G09G5/399 , G09G2310/04 , G09G2360/125 , G09G2360/127
摘要： 그래픽 프로세서에서, 렌더링 오브젝트 및 후처리 오브젝트는 호스트 프로세서로의 액세스를 프로그램 가능한 실행 코어와 공유한다. 렌더링 오브젝트는 지오메트리 데이터로부터 이미지를 위한 프레그먼트 데이터를 발생시킨다. 후처리 오브젝트는 프레그먼트 데이터로부터 픽셀 데이터의 프레임을 발생시키고 픽셀 데이터를 프레임 버퍼에 저장하도록 동작한다. 호스트 프로세서의 동작들과 병행하여, 스캔 아웃 엔진은 앞서 발생된 프레임을 위한 픽셀 데이터를 판독하고 픽셀 데이터를 디스플레이 장치에 공급한다. 스캔 아웃 엔진은 호스트 프로세서를 주기적으로 트리거하여, 후속 프레임을 발생시키도록 후처리 오브젝트를 동작시킨다. 스캔 아웃 엔진과 후처리 오브젝트 사이의 타이밍은, 스캔 아웃 엔진이 현재 프레임을 판독하는 것을 종료할 때, 디스플레이될 후속 프레임이 프레임 버퍼에 준비되도록 제어될 수 있다.
그래픽 프로세서, 실시간 디스플레이, 후처리 오브젝트, 프레그먼트 데이터, 픽셀 데이터, 렌더링 오브젝트, 호스트 프로세서, 스캔 아웃 엔진, 프레임 버퍼
摘要翻译：在图形处理器中，渲染对象和后处理对象与可编程执行内核共享对主处理器的访问。渲染对象从几何数据生成图像的片段数据。后处理对象操作以从片段数据生成像素数据帧并将像素数据存储在帧缓冲器中。与主处理器的操作并行地，扫描输出引擎读取先前生成的帧的像素数据并将该像素数据提供给显示装置。扫描引擎周期性地触发主处理器来操作后处理对象以生成后续帧。可以控制扫描输出引擎与后处理对象之间的定时，使得当扫描输出引擎读完当前帧时，下一帧将被显示在帧缓冲器中。

4. 发明授权

KR100846881B1 캐시 메모리를 축소시킬 수 있는 디스플레이 제어기 및 그프레임 조절 방법 有权
标题翻译：显示控制器可以减少高速缓存存储器和帧调整方法
公开(公告)号：KR100846881B1
公开(公告)日：2008-07-16
申请号：KR1020060063348
申请日：2006-07-06
申请人： 콴타 컴퓨터 인코포레이티드
发明人： 첸,테-이
IPC分类号： G06T1/60 , G06T1/20 , G06T1/00
CPC分类号： G09G5/397 , G09G5/363 , G09G2340/12 , G09G2360/121 , G09G2360/125
摘要： A display controller capable of reducing cache memory and a frame adjusting method thereof are provided. The display controller comprises a memory controller, a first memory, a second memory and a frame control circuit. The memory controller is for reading part of the image data from a source layer to obtain a first image data, and reading part of the image data from the target layer to obtain a second image data. The first memory is for storing the first image data. The second memory is for storing the second image data. The frame control circuit is for processing the first image data to generate a first processed image data overlaid with the second image data to obtain a second processed image data. If the second processed image data needs further processing, then the display controller loads the second processed image data to an external memory.

5. 发明公开

KR1020080014066A 메모리 제어기, 데이터 반환 방법 및 시스템 有权
标题翻译：记忆微倾斜
公开(公告)号：KR1020080014066A
公开(公告)日：2008-02-13
申请号：KR1020077030021
申请日：2006-06-23
申请人： 인텔 코포레이션
发明人： 아키야마제임스 , 클리포드윌리엄 , 오스본랜디
IPC分类号： G06F13/16 , G06F13/00
CPC分类号： G06F13/1684 , G09G5/393 , G09G2360/122 , G09G2360/125
摘要： According to one embodiment, a memory controller is disclosed. The memory controller includes assignment logic and a transaction assembler. The assignment logic receives a request to access a memory channel. The transaction assembler combines the request into one or more additional requests to access two or more independently addressable subchannels within the channel.
摘要翻译：根据一个实施例，公开了一种存储器控制器。存储器控制器包括分配逻辑和事务汇编器。分配逻辑接收访问存储器通道的请求。交易汇编器将该请求组合成一个或多个附加请求，以访问频道内的两个或更多个可独立寻址的子信道。

6. 发明公开

KR1020060066668A 이미지 정보를 처리하기 위한 시스템, 방법, 컴퓨터 판독가능 기록 매체, 및 장치 有权
标题翻译：使用颜色信息数据结构处理图像信息的策略
公开(公告)号：KR1020060066668A
公开(公告)日：2006-06-16
申请号：KR1020057012456
申请日：2004-07-30
申请人： 마이크로소프트 코포레이션
发明人： 에반스,글렌,에프. , 에스트롭,스티븐,제이.
IPC分类号： G06T1/00 , H04N9/64
CPC分类号： G09G5/363 , G06F3/14 , G09G2310/0229 , G09G2340/0435 , G09G2360/125 , H04N7/012 , H04N7/0122 , H04N9/642 , H04N9/67 , H04N9/69
摘要： Strategies are described for processing image information using a data structure which conveys color information. The color information describes color-related formatting applied to the image information. The data structure can be passed down a video processing pipeline, where each functional component in the pipeline can draw color information from the data structure to improve the accuracy of its processing. Further, each component can supply previously unknown color information to the data structure for use by other (downstream) components in the pipeline. Exemplary fields of the data structure can include one or more of.- a video transfer function field; a color primaries field; an image light field; a transfer matrix field; a nominal range field; and a video chroma sampling field. The transfer matrix field can be used to convert image information from one color space to another, such as a luma-related color space to an RGB-related color space. Processing operations can be performed on progressive and linear RGB image information.
摘要翻译：描述了使用传达颜色信息的数据结构处理图像信息的策略。颜色信息描述应用于图像信息的颜色相关格式。数据结构可以沿视频处理流水线传递，其中流水线中的每个功能组件可以从数据结构中绘制颜色信息，以提高其处理的准确性。此外，每个组件可以将以前未知的颜色信息提供给数据结构，供管道中的其他（下游）组件使用。数据结构的示例性字段可以包括视频传输功能字段中的一个或多个; 一个颜色初选字段; 图像光场; 传输矩阵域; 名义范围字段; 和视频色度采样场。转移矩阵字段可用于将图像信息从一个颜色空间转换为另一个，例如与亮度相关的颜色空间到RGB相关的颜色空间。可以对渐进和线性RGB图像信息执行处理操作。

7. 发明公开

KR1020110019764A 스케일링가능하고 통합된 컴퓨팅 시스템 有权
标题翻译：可扩展和统一的计算机系统
公开(公告)号：KR1020110019764A
公开(公告)日：2011-02-28
申请号：KR1020107029824
申请日：2009-06-01
申请人： 어드밴스드 마이크로 디바이시즈, 인코포레이티드
发明人： 만토르마이클제이. , 브래디제프리티. , 파울러마크씨. , 지니마르코스피.
IPC分类号： G06F9/38 , G06F9/06 , G06F12/08
CPC分类号： G06T15/005 , G06T15/04 , G09G5/363 , G09G2360/121 , G09G2360/125
摘要： 스케일링가능하고 통합된 컴퓨팅 시스템이 스케일링가능하고 리페어가능한 범용의 그래픽 쉐이딩 동작, 메모리 로드/저장 동작, 및 텍스처 필터링을 수행한다. 스케일링가능하고 통합된 컴퓨팅 유닛 모듈이 쉐더 파이프 어레이, 텍스처 맵핑 유닛, 및 레벨 1 텍스처 캐시 시스템을 포함한다. 스케일링가능하고 통합된 컴퓨팅 유닛 모듈이, 쉐이더 프로그램으로부터의 픽셀들, 버텍스들, 프리미티브들, 서피스들, 혹은 범용 컴퓨팅 워크 아이템들의 특정된 세트에 대한 텍스처 혹은 메모리 요청들, 및 ALU 명령들, 입력/출력 명령들을 수용하고, 그리고 프로그래밍된 출력 데이터를 컴퓨팅하기 위해 관련 동작을 수행한다. 텍스처 맵핑 유닛이 소스 데이터 어드레스들 및 명령어 상수들을 수용하여, 지시받은 필터링 인터폴레이션들이 페치, 포맷, 및 수행되고, 포맷된 결과들이 레벨 1 텍스처 캐시 시스템에 저장된 특정의 대응하는 데이터에 근거하여 발생된다. 텍스처 맵핑 유닛은 어드레스 발생 시스템, 프리-포맷터 모듈, 인터폴레이터 모듈, 축적기 모듈 및 포맷 모듈로 구성된다. 스케일링가능하고 통합된 컴퓨팅 시스템을 위한 방법이 또한 제시된다.

8. 发明授权

KR101001100B1 ＧＰＵ에서의 페이지 매핑을 위한 전용 메커니즘 有权
标题翻译：用于在GPU中进行页面映射的专用机制
公开(公告)号：KR101001100B1
公开(公告)日：2010-12-14
申请号：KR1020070076557
申请日：2007-07-30
申请人： 엔비디아 코포레이션
发明人： 통,피터씨. , 여,소니에스. , 크란주쉬,케빈제이. , 로렌슨,게리디. , 우,카이만엘. , 카울,아시시케이. , 케이스,콜린에스. , 고트샬크,스테판에이. , 마,데니스케이.
IPC分类号： G06F12/02 , G06F12/00 , G06F12/06
CPC分类号： G06F3/14 , G06F12/1027 , G06F2212/654 , G06T1/60 , G09G5/36 , G09G5/363 , G09G2330/026 , G09G2360/121 , G09G2360/125
摘要： 어드레스 변환 정보를 검색하기 위한 시스템 메모리 액세스들을 감소시키거나 제거하는 회로들, 방법들 및 장치가 개시된다. 일례에서, 이 액세스들은 GPU에 의해 사용되는 가상 어드레스들을 시스템 메모리에 의해 사용되는 물리적 어드레스들로 변환하기 위해 사용되는 엔트리들로써 그래픽 TLB를 미리 채우는 것에 의해 감소되거나 제거된다. 변환 정보는, 디스플레이 액세스를 위해 필요한 그래픽 TLB에서의 엔트리들을 로킹하거나 제한하는 것에 의해 유지된다. 이것은 그래픽 TLB에서의 소정 위치들로 액세스를 제한하는 것에 의해, 그래픽 TLB에 플래그들 또는 다른 식별 정보를 저장하는 것에 의해, 또는 다른 적합한 방법들에 의해 수행될 수 있다. 다른 일례에서는, GPU를 위해 베이스 어드레스 및 어드레스 범위를 저장하는 메모리 공간이 시스템 BIOS에 의해 할당된다. 어드레스 범위의 가상 어드레스들은 그것들을 베이스 어드레스에 부가함으로써 변환된다.
어드레스 변환 정보, 시스템 메모리 액세스, 가상 어드레스, 물리적 어드레스, 베이스 어드레스, 어드레스 범위, 그래픽 프로세서, GPU, TLB

9. 发明授权

KR100864998B1 명령 전송 제어 장치 및 명령 전송 제어 방법 有权
标题翻译：命令传送控制装置和命令传送控制方法
公开(公告)号：KR100864998B1
公开(公告)日：2008-10-23
申请号：KR1020077000924
申请日：2006-05-10
申请人： 소니 인터랙티브 엔터테인먼트 인코포레이티드
发明人： 오츠카카츠시
IPC分类号： G06F13/12 , G06F9/06 , G06F13/38
CPC分类号： G06F13/1631 , G06F13/1642 , G06T1/60 , G09G5/001 , G09G5/395 , G09G2360/125 , G09G2360/127
摘要： 복수의 처리 유닛들 사이에서 전송되고 수신되는 명령들이 효과적으로 제어된다. 특히, 가상 채널을 서포트하지 않는 장치로부터 수신된 명령을 가상 채널에 분배하는 수단이 제공된다.
명령 수신기(210)는 주소를 할당한 명령을 가상 채널을 서포트하지 않는 외부 명령 전송 엔티티로부터 수신한다. 메모리의 주소 공간이 복수의 영역들로 분할되고, 할당 정보 저장 유닛(228)은 채널이 각각의 영역에 할당되는 할당 테이블을 저장한다. 명령 저장 유닛(230)은, 각각의 대기행렬이 수신된 명령들을 임시로 저장하는 각각의 채널에 따라서 제공되는 대기행렬을 포함한다. 분배 수신지 지정 유닛(224)은 할당 테이블을 참조하여 주소 공간에 따라 대기행렬을 지정하고, 실행 유닛(222)은 수신된 명령을 상기 영역에 대응하는 명령 저장 유닛에 전송한다.
명령 저장 유닛, 명령 전송 제어 장치, 엔티티, 채널

10. 发明公开

KR1020080014065A 메모리 마이크로-타일링 요청 재정렬화 방법, 메모리제어기 및 시스템 有权
标题翻译：记忆微电梯要求
公开(公告)号：KR1020080014065A
公开(公告)日：2008-02-13
申请号：KR1020077030012
申请日：2006-06-23
申请人： 인텔 코포레이션
发明人： 아키야마제임스 , 클리포드윌리엄 , 브라운폴
IPC分类号： G06F13/16
CPC分类号： G06F13/1626 , G06F13/1684 , G09G5/393 , G09G2360/122 , G09G2360/125
摘要： According to one embodiment, a memory controller is disclosed. The memory controller includes assignment logic, a reorder table and a transaction assembler. The assignment logic receives a request to access a memory channel and assigns the request to access one of two or more independently addressable subchannels within the channel. The reorder table includes two or more table elements. Each table element includes a shared address component and an independent address component corresponding to each of the two or more independently addressable subchannels. The transaction assembler combines the shared and independent address components in a reorder table element and issue a single memory transaction.
摘要翻译：根据一个实施例，公开了一种存储器控制器。存储器控制器包括分配逻辑，重排序表和事务汇编器。分配逻辑接收访问存储器通道的请求，并分配请求以访问通道内的两个或更多个可独立寻址的子信道中的一个。重排序表包括两个或多个表元素。每个表格元素包括共享地址组件和对应于两个或更多个可独立寻址的子信道中的每一个的独立地址组件。事务汇编器将重新排序表元素中的共享和独立地址组件合并并发出单个内存事务。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式