专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020160137691A 수직 트랜지스터와 그 제조방법, 및 고전압 트랜지스터 有权
标题翻译：一种高电压晶体管及其制造方法以及包含高电压晶体管的芯片和包含其的移动计算装置的系统
公开(公告)号：KR1020160137691A
公开(公告)日：2016-11-30
申请号：KR1020167032820
申请日：2011-12-19
申请人： 인텔 코포레이션
发明人： 텐,한우이 , 차우,로버트 , 추-쿵,벤자민 , 듀이,길버트 , 카발리에로스,잭 , 메츠,매튜브이. , 무커지,닐로이 , 필라리세티,라비 , 라도사블예비치,마르코
IPC分类号： H01L29/78
CPC分类号： H01L29/0673 , B82Y10/00 , G05F3/02 , H01L21/02603 , H01L21/02636 , H01L21/225 , H01L21/283 , H01L21/30604 , H01L21/31 , H01L21/31116 , H01L21/32133 , H01L21/324 , H01L29/04 , H01L29/0676 , H01L29/068 , H01L29/2003 , H01L29/41725 , H01L29/42356 , H01L29/42392 , H01L29/66439 , H01L29/66462 , H01L29/66469 , H01L29/775 , H01L29/78696
摘要： 트랜지스터들은고전압및 고주파수동작에적절하다. 나노와이어는기판상에수직으로또는수평으로배치된다. 나노와이어의세로길이는제1 반도체재료의채널영역, 채널영역의제1 단과전기적으로결합된소스영역, 채널영역의제2 단과전기적으로결합된드레인영역, 및채널영역과드레인영역사이에배치된외인성드레인영역으로정의된다. 외인성드레인영역은제1 반도체보다더 넓은밴드갭을갖는다. 게이트도체및 게이트절연체를포함하는게이트스택은채널영역을동축으로완전히둘러싸고, 드레인및 소스컨택트들은유사하게드레인및 소스영역들을동축으로완전히둘러싼다.
摘要翻译：晶体管适用于高电压和高频工作。纳米线垂直或水平地布置在基底上。纳米线的纵向长度被限定为第一半导体材料的沟道区域，与沟道区域的第一端电耦合的源极区域，与沟道区域的第二端电耦合的漏极区域和外部漏极区域设置在沟道区域和漏极区域之间。外在漏极区具有比第一半导体更宽的带隙。包括栅极导体和栅极绝缘体的栅极堆叠器完全同轴地包裹在沟道区域周围，漏极和源极触点类似地同轴地围绕漏极和源极区域包裹。

2. 发明公开

KR1020160069828A 반도체 장치 审中-实审
标题翻译：半导体器件
公开(公告)号：KR1020160069828A
公开(公告)日：2016-06-17
申请号：KR1020140175922
申请日：2014-12-09
申请人： 에스케이하이닉스 주식회사
发明人： 권태휘
IPC分类号： G11C5/14
CPC分类号： G05F3/02 , G11C5/147 , G11C5/141 , G11C5/142 , G11C5/145 , G11C5/148
摘要： 본기술은반도체장치의파워-업동작에관한것으로서, 외부전압을제1 기준전압으로서출력하되, 접지전압레벨로부터포지티브방향의설정된레벨을기준으로제1 기준전압의레벨을클램핑하는제1 기준전압생성부와, 외부전압을공급받아제1 기준전압의레벨에대응하는구동력으로내부전압단을구동하는제1 내부전압생성부, 및접지전압레벨로부터포지티브방향의설정된레벨보다높은제2 기준전압레벨을기준으로외부전압을공급받아내부전압단을구동하는제2 내부전압생성부를포함한다.
摘要翻译：本发明涉及能够最小化上电操作中的峰值电流电平的半导体器件。根据本发明，半导体器件包括：第一参考电压产生单元，相对于从地电压电平在正方向设定的电平来钳位第一参考电压的电平，同时输出外部电压作为第一参考电压 ; 第一内部电压产生单元，其接收外部电压以利用与第一参考电压的电平相对应的操作驱动力来操作内部电压端子; 以及第二内部电压产生单元，相对于高于从地电压电平在正方向设定的电平的第二参考电压的电平接收外部电压，以便操作内部电压端子。

3. 发明公开

KR1020160056913A 부분적 단열 변환 审中-实审
标题翻译：部分ADIABATIC转换
公开(公告)号：KR1020160056913A
公开(公告)日：2016-05-20
申请号：KR1020167009267
申请日：2014-09-16
申请人： 아크틱 샌드 테크놀로지스, 인크.
发明人： 슈체친스키,그레고리 , 블라이드,오스카
IPC分类号： H02M3/07 , G05F3/02
CPC分类号： G05F3/02 , H02M3/07
摘要： 전하펌프의동작은특정한동작특성들을가지는단열모드및 다른특성들을가지는비-단열모드를사용함으로써전력변환효율성을최적화하도록제어된다. 제어는전하펌프의출력에서설정가능한회로를제어함으로써구현된다.

4. 发明公开

KR1020160005990A 벌크 바이어스 제어 기능을 갖는 반도체 집적 회로 장치 및 그 구동방법 审中-实审
标题翻译：具有用于控制散热偏置的功能的半导体集成电路装置及其操作方法
公开(公告)号：KR1020160005990A
公开(公告)日：2016-01-18
申请号：KR1020140085218
申请日：2014-07-08
申请人： 에스케이하이닉스 주식회사
发明人： 김연욱
IPC分类号： G11C5/14 , G11C7/00
CPC分类号： G05F3/02 , H03K19/0013 , H03K19/0027 , H03K19/00361
摘要： 벌크바이어스제어기능을갖는반도체집적회로장치에관한것으로, 반도체집적회로장치는, 파워업 구간시, PMOS 트랜지스터의벌크전압으로서제 1 외부전압이출력되도록구성되고, 파워다운모드시, 상기 PMOS 트랜지스터의벌크전압으로서상기제 1 외부전압보다높은레벨의제 2 외부전압이출력되도록구성된다.
摘要翻译：本发明涉及具有控制体积偏压功能的半导体集成电路器件。半导体集成电路器件被配置为在上电间隔期间输出作为PMOS晶体管的体电压的第一外部电压，并将与第一外部电压相比较的第二外部电压作为第一外部电压输出为在掉电模式下的PMOS晶体管。本发明提供能够减少漏电流的半导体集成电路装置。

5. 发明公开

KR1020150141340A 채널 버퍼 블록을 포함하는 장치들 审中-实审
标题翻译：具有通道缓冲块的设备
公开(公告)号：KR1020150141340A
公开(公告)日：2015-12-18
申请号：KR1020140069901
申请日：2014-06-10
申请人： 삼성전자주식회사
发明人： 김경춘 , 박현상
IPC分类号： G09G3/20
CPC分类号： G11C11/419 , G05F3/02 , G05F3/16 , G05F3/30 , G11C7/222 , G11C29/022 , G11C29/023 , G11C29/028 , H01L29/7801 , H03M1/06 , H04N5/225 , H04N5/335
摘要： 채널버퍼블록을포함하는컬럼드라이버 IC에서, 상기채널버퍼블록은제1바이어스전압에반비례하는제1바이어스전류를생성하는제1바이어스회로와상기제1바이어스전류를이용하여입력전압들의차이를증폭하는제1트랜지스터쌍을포함하는제1차동증폭기와, 제2바이어스전압에비례하는제2바이어스전류를생성하는제2바이어스회로와상기제2바이어스전류를이용하여상기입력전압들의상기차이를증폭하는제2트랜지스터쌍을포함하는제2차동증폭기와, 슬루잉구간동안, 제1제어전압을이용하여상기제1바이어스전압을감소시키는제1커플링커패시터와, 상기슬루잉구간동안, 제2제어전압을이용하여제2바이어스전압을증가시키는제2커플링커패시터를포함한다.
摘要翻译：本发明提供一种具有通道缓冲块的列驱动器IC。信道缓冲块包括：第一差分放大器，包括用于产生与第一偏置电压成反比的第一偏置电流的第一偏置电路和用于使用第一偏置电流放大输入电压之间的差的一对第一晶体管; 第二差分放大器，包括用于产生与第二偏置电压成比例的第二偏置电流的第二偏置电路;以及一对第二晶体管，用于使用第二偏置电流放大输入电压之间的差; 第一耦合电容器，用于在回转部分中使用第一控制电压来减小所述第一偏置电压; 以及第二耦合电容器，以使用所述回转部分中的第二控制电压来减小所述第二偏置电压。

6. 发明公开

KR1020150059300A 전압 분배 장치 및 방법 无效
标题翻译：电压分配的装置和方法
公开(公告)号：KR1020150059300A
公开(公告)日：2015-06-01
申请号：KR1020130142739
申请日：2013-11-22
申请人： 삼성전기주식회사
发明人： 민상현 , 이재형 , 김명수
IPC分类号： G05F3/02
CPC分类号： G05F3/02
摘要： 본발명은전압분배장치및 방법에관한것으로, 본발명의일 구현예에따른전압분배장치는, 상기직렬연결된서로상이한저항값을가지는복수의저항을포함하는저항어레이부및 기설정된기준전압과요청전압의차이에대응되는, 상기복수의저항중 적어도일부를사용하여전압을분압하는분압제어부를포함한다.
摘要翻译：本发明涉及一种用于分压的装置和方法。根据本发明的实施例，包括：电阻阵列单元，包括串联连接并且具有相互不同的电阻值的多个电阻器; 以及分压控制单元，其通过使用对应于预设参考电压和请求电压之间的差的至少一部分电阻来分压电压。

7. 发明公开

KR1020140101820A 고전압 트랜지스터와 그 제조방법, 고전압 트랜지스터를 포함하는 시스템 온 칩 및 고전압 트랜지스터를 포함하는 이동 컴퓨팅 장치 有权
标题翻译：高电压场效应晶体管
公开(公告)号：KR1020140101820A
公开(公告)日：2014-08-20
申请号：KR1020147017533
申请日：2011-12-19
申请人： 인텔 코포레이션
发明人： 텐,한우이 , 차우,로버트 , 추-쿵,벤자민 , 듀이,길버트 , 카발리에로스,잭 , 메츠,매튜브이. , 무커지,닐로이 , 필라리세티,라비 , 라도사블예비치,마르코
IPC分类号： H01L29/78 , H01L21/336 , H01L29/778
CPC分类号： H01L29/0673 , B82Y10/00 , G05F3/02 , H01L21/02603 , H01L21/02636 , H01L21/225 , H01L21/283 , H01L21/30604 , H01L21/31 , H01L21/31116 , H01L21/32133 , H01L21/324 , H01L29/04 , H01L29/0676 , H01L29/068 , H01L29/2003 , H01L29/41725 , H01L29/42356 , H01L29/42392 , H01L29/66439 , H01L29/66462 , H01L29/66469 , H01L29/775 , H01L29/78696 , H01L29/7802
摘要： 트랜지스터들은 고전압 및 고주파수 동작에 적절하다. 나노와이어는 기판 상에 수직으로 또는 수평으로 배치된다. 나노와이어의 세로 길이는 제1 반도체 재료의 채널 영역, 채널 영역의 제1 단과 전기적으로 결합된 소스 영역, 채널 영역의 제2 단과 전기적으로 결합된 드레인 영역, 및 채널 영역과 드레인 영역 사이에 배치된 외인성 드레인 영역으로 정의된다. 외인성 드레인 영역은 제1 반도체보다 더 넓은 밴드갭을 갖는다. 게이트 도체 및 게이트 절연체를 포함하는 게이트 스택은 채널 영역을 동축으로 완전히 둘러싸고, 드레인 및 소스 컨택트들은 유사하게 드레인 및 소스 영역들을 동축으로 완전히 둘러싼다.

8. 发明授权

KR101387235B1 정전압 생성회로 및 정전압 생성 방법 有权
标题翻译：用于产生恒定电压的电路和用于产生恒定电压的方法
公开(公告)号：KR101387235B1
公开(公告)日：2014-04-21
申请号：KR1020120028314
申请日：2012-03-20
申请人： 삼성전기주식회사
发明人： 이수웅
IPC分类号： G05F1/565 , G05F1/10
CPC分类号： G05F3/02 , G05F1/575
摘要： 본 발명은 정전압 생성회로 및 정전압 생성 방법에 관한 것이다. 본 발명의 하나의 실시예에 따라, 가변 입력전원을 미리 설정된 비율에 따라 전압 강하하는 전압 분배부; 비교 제어부의 제어에 따라 밴드 갭 기준전압 및 레지스터 비트를 출력하는 기준전압 및 레지스터 비트 생성부; 전압 분배부에서 강하된 입력전압과 기준전압 및 레지스터 비트 생성부에서 출력된 밴드 갭 기준전압을 비교하고, 비교 결과에 따라 기준전압 및 레지스터 비트 생성부를 제어하거나 정전압 생성부를 제어하는 비교 제어부; 및 비교 제어부의 제어에 따라, 레지스터 비트에 상응하는 스위치가 동작하여 가변 입력전원을 입력받아 정전압을 출력하는 정전압 생성부; 를 포함하는 정전압 생성회로가 제안된다. 또한, 정전압 생성 방법이 제안된다.

9. 发明公开

KR1020130093023A 기준 전압 발생 장치 审中-实审
标题翻译：参考电压发生装置
公开(公告)号：KR1020130093023A
公开(公告)日：2013-08-21
申请号：KR1020130012954
申请日：2013-02-05
申请人： 에스아이아이 세미컨덕터 가부시키가이샤
发明人： 요시노히데오 , 오사나이준 , 하시타니마사유키 , 히로세요시츠구
IPC分类号： G05F3/02 , G05F3/24
CPC分类号： G06F3/02 , G05F3/02 , G05F3/24 , H01L27/088 , H01L27/0883
摘要： PURPOSE: A device capable of generating a reference voltage is provided to satisfactorily maintain the temperature property of the reference voltage by composing the mobility of an NMOS transistor of a first conductive enhancement type to be the same with the mobility of the NMOS transistor of a first conductive depression type. CONSTITUTION: A device for generating reference voltage comprises an NMOS transistor (D type NMOS) (10) of a first conductive depression type and the NMOS transistor of a first conductive enhancement type (E type NMOS) (20). Constant current flows in the NMOS transistor of the first conductive depression type. The mobility of the NMOS transistor of the first conductive enhancement type is the same with the mobility of the NMOS transistor of the first conductive depression type and the NMOS transistor of the first conductive depression type is connected to a diode for generating reference voltage based on the constant current.
摘要翻译：目的：提供能够产生参考电压的装置，以通过将第一导电增强型的NMOS晶体管的迁移率与第一导电增强型的NMOS晶体管的迁移率相一致来令人满意地保持参考电压的温度特性，导电凹陷型。构成：用于产生参考电压的装置包括第一导电按压型的NMOS晶体管（D型NMOS）（10）和第一导电增强型（E型NMOS）（20）的NMOS晶体管。恒定电流在第一导电凹陷型的NMOS晶体管中流动。第一导电增强型的NMOS晶体管的迁移率与第一导电按压型的NMOS晶体管的迁移率相同，并且第一导通抑制型的NMOS晶体管连接到用于产生参考电压的二极管，基于恒流。

10. 发明公开

KR1020130061096A 컨트롤러 审中-实审
标题翻译： CONTROLLER
公开(公告)号：KR1020130061096A
公开(公告)日：2013-06-10
申请号：KR1020120137035
申请日：2012-11-29
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 무라까미히로시 , 야마구찌유끼히꼬 , 마끼세다꾸야
IPC分类号： G05F1/56
CPC分类号： G05F3/02 , H02M3/1584
摘要： PURPOSE: A controller is provided to prevent the generation of overshoot and undershoot when switching voltages without using two kinds of regulators. CONSTITUTION: Voltage regulators(30-1 to 30-n) supply a source voltage to a CPU(Central Processing Unit)(25). An SVID(Serial Voltage Identification) interface(14) receives a command changing the number of operating voltage regulators among the multiple voltage regulators from the outside. A phase clock generation part(21) changes the number of operating voltage regulators step by step from a current number to a number after the instructed change. [Reference numerals] (10) PMBUS interface; (14) SVID interface; (15) Sequence table register; (16) Motion mode register; (18) Voltage command value register; (19) Power state command value register; (20) DAC digital step control part; (21) Phase clock generation part; (26) Potential fixation part; (27) System control part; (3) Power supply failure detection part; (30-1,30-2,30-n) Voltage regulator; (4) Voltage comparator; (6) PIN control part; (7) Flash memory; (8) Parameter register; (9) Performance register; (AA) CPU voltage line; (BB) Serial communication line
摘要翻译：目的：提供控制器，以防止在不使用两种调节器的情况下切换电压时产生过冲和下冲。构成：电压调节器（30-1至30-n）向CPU（中央处理器）提供源电压（25）。 SVID（串行电压识别）接口（14）从外部接收改变多个电压调节器中的工作电压调节器的数量的命令。相位时钟生成部件（21）在指示的改变之后，将工作电压调节器的数量从当前数量逐步改变为数字。（附图标记）（10）PMBUS接口; （14）SVID接口; （15）序列表寄存器; （16）运动模式寄存器; （18）电压指令值寄存器; （19）电源状态指令值寄存器; （20）DAC数字步进控制部分; （21）相位时钟发生部分; （26）电位固定部分; （27）系统控制部分; （3）电源故障检测部分; （30-1,30-2,30-n）稳压器; （4）电压比较器; （6）PIN控制部分; （7）闪存; （8）参数寄存器; （9）履约登记册; （AA）CPU电压线; （BB）串行通讯线

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式