专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100982712B1 강유전체 메모리 장치 및 그 제조 방법, 반도체 장치의제조 방법 有权
标题翻译：电磁存储器及其制造方法以及制造半导体器件的方法
公开(公告)号：KR100982712B1
公开(公告)日：2010-09-17
申请号：KR1020087007878
申请日：2005-10-03
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 사시다나오야
IPC分类号： H01L27/105
CPC分类号： H01L27/11507 , H01L21/76826 , H01L21/7687 , H01L28/56 , H01L28/57
摘要： 본 발명은 강유전체 커패시터의 하부 전극 아래에 형성되는 자기 배향막과, 그 아래의 도전성 플러그의 사이에, 두께 10nm 이하의 얇은 SiOCH막을 형성하여, 상기 자기 배향막에 대한 도전성 플러그 중의 결정립 배향의 영향을 차단하고, 더욱이 상기 SiOCH막 표면을 질화함으로써, 자기 배향막 중의 금속 원소가 산화막 표면의 산소에 포획되어 초기의 자기 배향성이 발현되지 않게 되는 문제를 피한다.
강유전체 메모리 장치, 반도체 장치, 강유전체 커패시터, 도전성 플러그, SiOCH막

2. 发明公开

KR1020080030689A 강유전체 메모리 장치 및 그 제조 방법, 반도체장치의 제조방법 有权
标题翻译：电磁存储器件，其制造方法和用于制造半导体器件的工艺
公开(公告)号：KR1020080030689A
公开(公告)日：2008-04-04
申请号：KR1020087004810
申请日：2005-09-01
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 사시다나오야
IPC分类号： H01L27/105
CPC分类号： H01L27/11502 , G11C11/22 , H01L21/76895 , H01L27/11507 , H01L28/55
摘要： A thin aluminum oxide film having a thickness of not more than 10 nm is formed between a self-aligning film formed under a lower electrode in a ferroelectric capacitor and an electrically conductive plug underlying the self-aligning film to block the influence of alignment of crystal grains in the electrically conductive plug on the self-aligning film. Further, a thin nitride film is formed on the aluminum oxide film to avoid a problem that a metal element in the self-aligning film is captured by oxygen on the surface of the oxide film making it impossible for the initial self-aligning property to be developed.
摘要翻译：在强电介质电容器的下部电极下形成的自对准膜与自对准膜下面的导电性塞子之间形成厚度不大于10nm的薄的氧化铝膜，以阻止晶体取向的影响自对准膜上的导电塞中的晶粒。此外，在氧化铝膜上形成薄的氮化物膜，以避免氧化膜表面上的氧被自动取向膜中的金属元素捕获的问题，使得初始自对准性不可能发达。

3. 发明授权

KR101026170B1 반도체 장치의 제조 방법 有权
公开(公告)号：KR101026170B1
公开(公告)日：2011-04-05
申请号：KR1020087012409
申请日：2005-11-25
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 사시다나오야
IPC分类号： H01L21/8246 , H01L27/105
CPC分类号： H01L27/11507 , H01L28/57
摘要： 소자가 형성된 반도체 기판과, 상기 반도체 기판 위에 상기 활성소자를 덮도록 형성된 산화 방지막과, 상기 산화 방지막 위에 형성되어, 하부 전극과 강유전체막과 상부 전극을 순차적으로 적층한 구조를 갖는 강유전체 커패시터와, 상기 산화 방지막 위에 상기 강유전체 커패시터를 덮도록 형성된 층간 절연막을 포함한 반도체 장치의 제조 방법은 상기 층간 절연막 중에 각각 상기 상부 전극 및 하부 전극을 노출시키는 제1 및 제 2 콘택트홀을 형성하는 공정과, 상기 층간 절연막 중에, 상기 산화 방지막을 노출시키는 개구부를 형성하는 공정과, 상기 층간 절연막 중에, 상기 제 1 및 제 2 콘택트홀과 상기 개구부가 형성된 상태에서, 상기 층간 절연막에 대하여, 산화성 분위기 중에서 열처리를 행하는 공정을 포함한다.
반도체 기판, 활성 소자, 콘택트홀, 반도체 장치

4. 发明公开

KR1020030039991A 반도체 장치 및 그 제조 방법 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020030039991A
公开(公告)日：2003-05-22
申请号：KR1020020018443
申请日：2002-04-04
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 사시다나오야
IPC分类号： H01L27/105
CPC分类号： H01L21/7687 , H01L21/76877 , H01L27/11502 , H01L27/11507 , H01L28/55 , H01L28/60
摘要： PURPOSE: To form a contact plug by CVD method without deteriorating any characteristic of a ferroelectric substance capacitor, in a semiconductor device having the minute ferroelectric substance capacitor. CONSTITUTION: An adhering film consisting of TiN is formed on a contact hole, into which the upper electrode of the ferroelectric substance capacitor is exposed after a heat treatment in an oxidizing atmosphere. Then a W-layer is deposited by the CVD method to fill the contact hole while employing such a TiN adhering film as a hydrogen barrier.
摘要翻译：目的：在具有微小铁电物质电容器的半导体器件中，通过CVD法形成接触塞，而不会劣化铁电体电容器的任何特性。构成：在氧化气氛中进行热处理后，在铁电物质电容器的上部电极露出的接触孔上形成由TiN构成的粘接膜。然后，通过CVD法沉积W层以填充接触孔，同时使用这种TiN粘附膜作为氢气阻挡层。

5. 发明公开

KR1020130076711A 반도체 장치와 그 제조 방법 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020130076711A
公开(公告)日：2013-07-08
申请号：KR1020120145157
申请日：2012-12-13
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 사시다나오야
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L28/60 , H01L21/76814 , H01L21/76826 , H01L21/76828 , H01L21/76849 , H01L21/76856 , H01L23/5226 , H01L23/53238 , H01L23/53266 , H01L27/0207 , H01L27/11509 , H01L28/55 , H01L2924/0002 , H01L21/76897 , H01L2924/00
摘要： PURPOSE: A semiconductor device and a method for manufacturing the same are provided to improve resistance to radioactive ray by using a conductor plug which is formed in a hole and shields most of the radioactive ray. CONSTITUTION: A first insulating layer is formed on a semiconductor substrate. A capacitor is formed on the first insulating layer. A second insulating layer (29) is formed on the capacitor. The second insulating layer includes a hole including the whole area of an upper electrode (22a). A conductor plug (33) includes tungsten.
摘要翻译：目的：提供半导体器件及其制造方法，以通过使用形成在孔中的导体插塞来屏蔽大部分放射线来提高对放射线的耐受性。构成：在半导体衬底上形成第一绝缘层。在第一绝缘层上形成电容器。在电容器上形成第二绝缘层（29）。第二绝缘层包括包括上电极（22a）的整个区域的孔。导体插头（33）包括钨。

6. 发明授权

KR100955638B1 반도체 장치의 제조 방법 有权
标题翻译：半导体器件的制造方法
公开(公告)号：KR100955638B1
公开(公告)日：2010-05-06
申请号：KR1020030076535
申请日：2003-10-30
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 사시다나오야 , 마츠우라가츠요시 , 호리이요시마사 , 구라사와마사키 , 다카이가즈아키
IPC分类号： H01L27/105
CPC分类号： H01L28/40 , H01L21/3144 , H01L27/0629
摘要： 본 발명은 커패시터를 갖는 반도체 장치의 제조 방법에 관한 것이며, 커패시터 하부 전극을 구성하는 도전막의 막질을 개선하여, 커패시터 하부 전극의 위에 형성되는 유전체막의 특성을 양호하게 하는 것을 목적으로 한다.
반도체 기판(1)의 상측에 절연막(10)을 형성하는 공정과, 수소와 질소가 결합한 분자 구조를 갖는 가스의 플라즈마를 여기하여 절연막(10)에 조사하는 공정과, 절연막(10)의 위에 자기 배향성을 갖는 물질로 이루어지는 자기 배향층(11)을 형성하는 공정과, 자기 배향층(11)의 위에 자기 배향성을 갖는 도전 물질로 이루어지는 제1 도전막(12)을 형성하는 공정을 포함한다.

7. 发明授权

KR100875068B1 반도체 장치 및 그 제조 방법 有权
标题翻译： 반도체장치및그제조방법
公开(公告)号：KR100875068B1
公开(公告)日：2008-12-18
申请号：KR1020020018443
申请日：2002-04-04
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 사시다나오야
IPC分类号： H01L27/105
CPC分类号： H01L21/7687 , H01L21/76877 , H01L27/11502 , H01L27/11507 , H01L28/55 , H01L28/60
摘要： According to the present invention, contact plugs are formed by a CVD method without deteriorating the properties of the ferroelectric capacitor in a semiconductor device having a fine ferroelectric capacitor. Adhesive film is formed in a contact hole, which exposes an upper electrode of the ferroelectric capacitor after conducting heat treatment in an oxidizing atmosphere, and a W layer is deposited by the CVD method using such TiN adhesive film as a hydrogen barrier and the contact hole is filled.
摘要翻译：根据本发明，通过CVD法形成接触塞，而不损害具有精密铁电电容器的半导体器件中的铁电电容器的特性。在氧化气氛中进行热处理之后，在接触孔中形成暴露出强电介质电容器的上电极的接触孔，并且通过CVD方法使用这种TiN粘合剂膜作为氢阻挡层来沉积W层，并且接触孔充满。＆lt;图像＆GT;

8. 发明公开

KR1020080059666A 반도체 장치의 제조 방법 有权
标题翻译：半导体及其制造方法
公开(公告)号：KR1020080059666A
公开(公告)日：2008-06-30
申请号：KR1020087012409
申请日：2005-11-25
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 사시다나오야
IPC分类号： H01L21/8246 , H01L27/105
CPC分类号： H01L27/11507 , H01L28/57
摘要： Disclosed is a method for manufacturing a semiconductor device comprising a semiconductor substrate provided with an active element, an antioxidation film so formed on the semiconductor substrate as to cover the active element, a ferroelectric capacitor formed on the antioxidation film and having a structure wherein a lower electrode, a ferroelectric film and an upper electrode are sequentially arranged in layers, and an interlayer insulating film so formed on the antioxidation film as to cover the ferroelectric capacitor. This method for manufacturing a semiconductor device comprises a step for forming first and second contact holes in the interlayer insulating film for respectively exposing the upper electrode and the lower electrode, a step for forming an opening in the interlayer insulating film for exposing the antioxidation film, and a step for heat-treating the interlayer insulating film in an oxidizing atmosphere after forming the first and second contact holes and the opening.
摘要翻译：公开了一种制造半导体器件的方法，该半导体器件包括设置有活性元件的半导体衬底，形成在半导体衬底上以覆盖有源元件的抗氧化膜，形成在抗氧化膜上的强电介质电容器，具有下部结构电极，铁电体膜和上电极依次排列，并且在抗氧化膜上形成覆盖铁电电容器的层间绝缘膜。该半导体装置的制造方法包括在层间绝缘膜中形成分别暴露上部电极和下部电极的第一和第二接触孔的工序，在层间绝缘膜上形成露出抗氧化膜的开口的工序，以及在形成第一和第二接触孔和开口之后在氧化气氛中对层间绝缘膜进行热处理的步骤。

9. 发明授权

KR101420531B1 반도체 장치와 그 제조 방법 有权
标题翻译：半导体装置及其制造方法
公开(公告)号：KR101420531B1
公开(公告)日：2014-07-16
申请号：KR1020120145157
申请日：2012-12-13
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 사시다나오야
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L28/60 , H01L21/76814 , H01L21/76826 , H01L21/76828 , H01L21/76849 , H01L21/76856 , H01L23/5226 , H01L23/53238 , H01L23/53266 , H01L27/0207 , H01L27/11509 , H01L28/55 , H01L2924/0002 , H01L2924/00
摘要： 캐패시터를 구비한 반도체 장치의 제조 방법에 있어서, 그 반도체 장치의 방사선 내성을 높이는 것이다. 반도체 기판(1)과, 반도체 기판(1) 위에 형성된 제1 절연막(12)과, 제1 절연막(12) 위에 형성되고 하부 전극(20), 캐패시터 유전체막(21a) 및 상부 전극(22a)을 순서대로 적층하여 이루어지는 캐패시터 Q와, 캐패시터 Q 위에 형성되고 평면에서 보아 상부 전극(22a)의 전체 영역을 포함하는 홀(29a)을 구비한 제2 절연막(29)과, 홀(29a) 내에 형성된 텅스텐을 포함하는 도체 플러그(33)를 갖는 반도체 장치에 따른다.
摘要翻译：在制造具有电容器的半导体器件的方法中，半导体器件的抗辐射性得到改善。一种半导体基板1和半导体基板1，第一绝缘膜（12），形成在第一绝缘膜12上的，下部电极20，形成在所述电容器介电层（21a）和上部电极（22a）的以及形成由依序堆叠形成的电容器Q，钨在形成在电容器Q中的一个和具有空穴（29A），其在包括上部电极（22A），第二绝缘膜（29）的整个区域的平面图和一个孔（29A）和包括导体插头（33）的导体插头（33）。

10. 发明授权

KR100964834B1 강유전체 메모리 장치 및 그 제조 방법, 반도체장치의 제조방법 有权
标题翻译：电磁存储器件，其制造方法和用于制造半导体器件的工艺
公开(公告)号：KR100964834B1
公开(公告)日：2010-06-24
申请号：KR1020087004810
申请日：2005-09-01
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 사시다나오야
IPC分类号： H01L27/105
CPC分类号： H01L27/11502 , G11C11/22 , H01L21/76895 , H01L27/11507 , H01L28/55
摘要： 강유전체 캐패시터의 하부전극 아래에 형성되는 자기 배향막과, 그 아래의 도전성 플러그와의 사이에 두께가 1O㎚ 이하의 얇은 산화알루미늄막을 형성하고, 상기 자기 배향막에 대한 도전성 플러그 중 결정립 배향의 영향을 차단하며, 또한 상기 산화알루미늄막 위에 얇은 질화막을 형성하고, 자기 배향막 중의 금속원소가 산화막 표면의 산소에 포획되어서 초기의 자기 배향성이 발현되지 않게 되는 문제를 회피한다.
소자 분리 영역, 게이트 절연막, 층간 절연막, 콘택트 플러그, 밀착층

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式