会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明授权
    • 바이폴러 트랜지스터 반도체소자를 추가한 과전류 제어용 달링턴증폭회로 및 그 제조방법
    • 双极晶体管半导体过电流控制器DARLINGTON
    • KR100260531B1
    • 2000-07-01
    • KR1019970022981
    • 1997-06-03
    • 주식회사 한국전자홀딩스
    • 윤석남이병용이종홍신진철
    • H01L29/68H01L27/02G05F1/613
    • PURPOSE: A Darling ton amplification circuit having a bipolar transistor for controlling over current and a method for manufacturing the same are provided to protect a semiconductor device from over-current by controlling the current according to a base voltage of a Darlington amplification portion. CONSTITUTION: A Darlington amplification circuit for controlling over current comprises a Darlington amplification portion(10b) and an over-current branch portion(30a). In the Darlington amplification portion(10b), the second node is connected with a base terminal of the first transistor(TR1). The third node is connected with an emitter terminal of the second transistor(TR2). An emitter terminal of the first transistor(TR1) is connected with a base terminal of the second transistor(TR2). The over-current branch portion(30a) is connected between the second node and the third node.
    • 目的:提供具有用于控制过电流的双极晶体管的达令顿放大电路及其制造方法,以通过根据达林顿放大部分的基极电压控制电流来保护半导体器件免于过电流。 构成:用于控制过电流的达林顿放大电路包括达林顿放大部分(10b)和过电流分支部分(30a)。 在达林顿放大部分(10b)中,第二节点与第一晶体管(TR1)的基极连接。 第三节点与第二晶体管(TR2)的发射极端子连接。 第一晶体管(TR1)的发射极端子与第二晶体管(TR2)的基极端子连接。 过流分支部分(30a)连接在第二节点和第三节点之间。
    • 2. 发明授权
    • 플레이너형 트라이악(TRIAC) 소자 및 그의 제조방법
    • 平面三角形装置及其制造方法
    • KR100245809B1
    • 2000-03-02
    • KR1019970015504
    • 1997-04-25
    • 주식회사 한국전자홀딩스
    • 이종홍이병용신진철
    • H01L29/747
    • 본 발명의 플레이너형 트라이악 소자는, 제 1 전극과; 상기 제 1 전극 위에 순차적층된 P형의 제 1 반도체층 및 N형의 제 2 반도체층과; 상기 제 2 반도체층 내에 형성된 P형의 제 3 반도체층과; 상기 제 1 및 제 2 반도체층에 형성된 P형의 소자분리영역과; 상기 제 3 반도체층과 인접하도록 상기 제 2 반도체층 내에 형성된 P형의 전계제한링과; 상기 제 2 전계제한링에 인접하도록 상기 제 2 반도체층 내에 형성된 N형의 채널스토퍼와; 상기 제 3 반도체층 내에 형성된 N형의 제 4 및 제 5 반도체층과; 상기 제 4 반도체층과 접속된 게이트와; 상기 제 5 반도체층과 접속된 제 2 전극과; 상기 소자분리영역과 상기 채널 스토퍼 사이의 제 2 반도체층 표면에 형성된 표면전계 감소영역을 포함하여 구성되며, 상기 표면전계 감소영역을 통해 이면차단 전압을 결정하는 국부적인 부분에 농도를 감소시킴으로써 표면에서의 전계를 완화시켜 차단전압의 감소를 방지할 수 있는 효과가 있다.
    • 4. 发明公开
    • 플레이너형트라이악소자
    • KR1019990076245A
    • 1999-10-15
    • KR1019980011027
    • 1998-03-30
    • 주식회사 한국전자홀딩스
    • 신진철이상열이종홍
    • H01L29/747
    • 본 발명에 의한 플레이너형 트라이악 소자 및 그 제조방법은, 하부전극과, 상기 하부전극 상에 순차적으로 형성된 p형의 제 1 반도체층 및 n형의 제 2 반도체층과, 상기 제 2 반도체층 내에 형성된 p형의 제 3 반도체층과, 상기 제 1 반도체층 내에 형성된 n형의 제 4 반도체층과, 상기 제 1 및 제 2 반도체층에 걸쳐 형성된 p형의 소자분리영역과, 상기 제 3 반도체층과 상기 소자분리영역 사이의 상기 제 2 반도체층 내에 형성된 p형의 전계제한링과, 상기 제 3 반도체층 내에 형성된 n형의 제 5 반도체층 및, 상기 제 3 및 제 5 반도체층과 접속된 상부전극으로 이루어져, 1) 전계제한링을 이용하여 표면차단전압과 이면차단전압의 전계를 동시에 완화시킬 수 있게 되므로, 표면 상태 불안정으로 인해 야기되던 이면차단전압의 저하를 막을 수 있게 되어 트라이악 소� ��의 전체적인 차단전압 특성을 향상시킬 수 있게 되고, 2) 이로 인해, 채널스토퍼가 필요없게 되므로 상기 소자의 전체적인 사이즈 또한 최소화할 수 있게 된다.
    • 7. 发明公开
    • 트렌치-게이트 수평형 절연게이트 바이폴라 트랜지스터
    • 沟槽栅极水平隔离栅双极晶体管
    • KR1019990015523A
    • 1999-03-05
    • KR1019970037667
    • 1997-08-07
    • 주식회사 한국전자홀딩스
    • 이원오신진철박중언한영석
    • H01L29/78
    • 본 발명은 트랜치-게이트 수평형 절연게이트 바이폴라 트랜지스터(TG-LIGBT)를 공개한다. 본 발명에 따른 TG-LIGBT는 반도체 기판의 상부 전면에 형성된 제 1 도전형의 에피텍셜층과, 상기 에피텍셜층의 표면 근방에 형성되는 제 1 도전형 버퍼영역과, 상기 제 1 도전형 버퍼영역 내에 PN 접합을 이루도록 형성되는 제 2 도전형의 불순물 영역과, 상기 제 2 도전형의 불순물 영역의 표면 일부에 접속되는 에노오드 전극과, 상기 에피텍셜층에 상기 제 1 도전형 버퍼 영역과 일정거리 이격되어 형성된 트랜치와, 상기 트랜치 내에 게이트 산화막에 의해 상기 에피택셜층과 절연되도록 형성된 게이트 전극과, 상기 에피텍셜층의 표면 근방에 트랜치의 일측과 다른 일측에 각각 접하여 형성된 제 2 도전형 바디(Body) 영역 및 제 2 도전형 홀-콜랙터와, 상기 제 2 도전형 바디 내에 일측이 트랜치에 접하도록 형성된 제 1 도전형 소스 영역과, 상기 제 1 도전형 소 스 영역과 제 2 도전형 바디 영역의 표면에 접속되고 상기 제 2 도전형 홀-콜랙터와 금속배선으로 접속되는 캐소오드 전극을 포함하는 데에 그 특징이 있는 것으로, 트랜치-매몰 게이트 전극을 형성하고 홀-콜랙터를 에피택셜층의 표면으로부터 트랜치의 저면에 이르도록 형성하여 래치-업 전류밀도의 향상 뿐만 아니라 순방향 전압 강하 특성도 개선한 효과를 갖는다.
    • 8. 发明公开
    • 바이폴러 트랜지스터 반도체소자를 추가한 과전류 제어용 달링턴증폭회로 및 그 제조방법
    • 用于采用双极晶体管半导体器件的过电流控制的达林顿放大器电路及其制造方法
    • KR1019990000234A
    • 1999-01-15
    • KR1019970022981
    • 1997-06-03
    • 주식회사 한국전자홀딩스
    • 윤석남이병용이종홍신진철
    • H01L29/68H01L27/02G05F1/613
    • 본 발명은 전력용 반도체 소자에 관한 것으로, 특히 달링턴 증폭회로의 베이스전압에 따라 반도체 소자에 흐르는 전류를 제어하여 외부에서 순간적인 과전류가 인가될 경우에도 반도체 소자를 보호 할 수 있는 바이폴러 트랜지스터 반도체소자를 추가한 과전류 제어용 달링턴 증폭회로 및 그 제조방법에 관한 것이다.
      본 발명의 실시에 따른 과전류 제어용 달링턴 증폭회로는, 제2노드와 제1트랜지스터의 베이스 단자를 접속하고, 제3노드와 제2트랜지스터의 이미터 단자를 접속하고, 제1트랜지스터의 이미터 단자와 제2트랜지스터의 베이스 단자를 접속하여 입력전류를 증폭하기 위한 달링턴 증폭부와, 달링턴 증폭부의 제1트랜지스터의 베이스 단자와 제2트랜지스터의 이미터 단자 사이에 접속되어, 달링턴 증폭부에 순간적인 과전류 인가시 과전류를 제어하기 위한 과전류를 분기 수단을 구비한다.
      또한, 반도체 기판 위에 바이폴러 트랜지스터 반도체 구조를 추가한 집적회로를 형성하기 위한 반도체 집적회로 장치의 제조방법에 있어서, 상기 N형 반도체 기판에 제1 내지 제3P불순물 확산 영역들과, 제1P불순물 확산영역의 일부에 제4P불순물 영역을 형성하는 과정과, 상기 제1 내지 제3P불순물 확산 영역내에 제1 내지 제4N
      + 불순물 확산 영역을 형성하는 과정과, 제1절연층을 형성한후, 상기 제1절연층의 상부에 저항을 형성하는 과정과, 상기 제1P불순물 확산 영역과 제2 및 제3N
      + 불순물 확산 영역을 접속 시키는 제1배선을 형성하는 과정과, 제1N
      + 불순물 확산 영역과 상기 제3P불순물 확산 영역을 접속시키는 제2배선을 형성하는 과정과, 제3N
      + 불순물 확산 영역의 일측에 상기 저항을 접속 시키고, 상기 제4N
      + 불순물 확산 영역에 상기 저항의 타측을 접� �� 시키는 제3배선을 형성하는 과정을 구비한다.
      그리고, 반도체 기판 위에 다이오드 반도체 구조를 추가한 집적회로를 형성하기 위한 반도체 집적회로 장치의 제조방법에 있어서, 상기 N형 반도체 기판에 제1 내지 제3P불순물 확산 영역들과, 제1P불순물 확산영역의 일부에 제4P불순물 영역을 형성하는 과정과, 상기 제1 내지 제3P불순물 확산 영역내에 제1 내지 제3N
      + 불순물 확산 영역을 형성하는 과정과, 상기 제1절연층을 형성한후, 상기 제1절연층의 상부에 저항을 형성하는 과정과, 상기 제1P불순물 확산 영역과 제2P불순물 확산 영역을 접속 시키는 제1배선을 형성 하는 과정과, 제1N
      + 불순물 확산 영역과 상기 제3P불순물 확산 영역을 접속시키는 제2배선을 형성하는 과정과, 제2N
      + 불순물 확산 영역의 일측에 상기 저항을 접속시키고, 상기 제3N
      + 불순물 확산 영역에 상기 저항의 타측을 접속 시키는 제3� ��선을 형성하는 과정을 구비한다.
    • 10. 发明授权
    • 사이리스터소자및그의제조방법
    • THYRISTOR设备及其制造方法
    • KR100267082B1
    • 2000-10-02
    • KR1019970015506
    • 1997-04-25
    • 주식회사 한국전자홀딩스
    • 이종홍이병용신진철윤석남
    • H01L29/74
    • PURPOSE: A thyristor device and a method for manufacturing the same are provided to protect a thyristor device by changing only an internal structure. CONSTITUTION: An anode(10) is formed on a substrate. The first semiconductor layer(20) of the first conductive type, the second semiconductor layer(30) of the second conductive type, and the third semiconductor layer(40) of the first conductive type are formed on the anode(10). The fourth semiconductor layer(50) of the second conductive type and the fifth semiconductor layer(100) of the second conductive type are formed within the third semiconductor layer(40). A trench is formed within the fifth semiconductor layer(100). An inside of the trench is filled with a metal material. A gate(90) and a cathode(60) are formed.
    • 目的:提供晶闸管器件及其制造方法,以通过仅改变内部结构来保护晶闸管器件。 构成:在基板上形成阳极(10)。 第一导电类型的第一半导体层(20),第二导电类型的第二半导体层(30)和第一导电类型的第三半导体层(40)形成在阳极(10)上。 第二导电类型的第四半导体层(50)和第二导电类型的第五半导体层(100)形成在第三半导体层(40)内。 在第五半导体层(100)内形成沟槽。 沟槽的内部填充有金属材料。 形成栅极(90)和阴极(60)。