专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100267082B1 사이리스터소자및그의제조방법 失效
标题翻译： THYRISTOR设备及其制造方法
公开(公告)号：KR100267082B1
公开(公告)日：2000-10-02
申请号：KR1019970015506
申请日：1997-04-25
申请人： 주식회사 한국전자홀딩스
发明人： 이종홍 , 이병용 , 신진철 , 윤석남
IPC分类号： H01L29/74
摘要： PURPOSE: A thyristor device and a method for manufacturing the same are provided to protect a thyristor device by changing only an internal structure. CONSTITUTION: An anode(10) is formed on a substrate. The first semiconductor layer(20) of the first conductive type, the second semiconductor layer(30) of the second conductive type, and the third semiconductor layer(40) of the first conductive type are formed on the anode(10). The fourth semiconductor layer(50) of the second conductive type and the fifth semiconductor layer(100) of the second conductive type are formed within the third semiconductor layer(40). A trench is formed within the fifth semiconductor layer(100). An inside of the trench is filled with a metal material. A gate(90) and a cathode(60) are formed.
摘要翻译：目的：提供晶闸管器件及其制造方法，以通过仅改变内部结构来保护晶闸管器件。构成：在基板上形成阳极（10）。第一导电类型的第一半导体层（20），第二导电类型的第二半导体层（30）和第一导电类型的第三半导体层（40）形成在阳极（10）上。第二导电类型的第四半导体层（50）和第二导电类型的第五半导体层（100）形成在第三半导体层（40）内。在第五半导体层（100）内形成沟槽。沟槽的内部填充有金属材料。形成栅极（90）和阴极（60）。

2. 发明公开

KR1020000032820A 접합형 바이폴라 반도체 소자 제조방법 失效
标题翻译：制造双极性半导体器件的方法
公开(公告)号：KR1020000032820A
公开(公告)日：2000-06-15
申请号：KR1019980049419
申请日：1998-11-18
申请人： 주식회사 한국전자홀딩스
发明人： 윤석남 , 이병용 , 이종홍 , 이광진
IPC分类号： H01L29/73
摘要： PURPOSE: A fabrication method of a junction bipolar semiconductor device is provided to prevent the occurrence of voids in a process of forming a passivation layer, and thereby the reliability of the device is improved. CONSTITUTION: A second semiconductor layer(102) of n type is formed on a first semiconductor layer(100) of n+ type. The first and the second layer(100,102) act as a collector. A third semiconductor layer(104) of p+ type is formed as a base in the second layer(102). Further, a fourth layer of n+ type is formed as an emitter in the third layer(104), and a fifth layer(106) of n+ type is formed as a channel stopper in the second layer(102). After a first and second insulating layers(108,110) is successively formed on entire surfaces, a photoresist layer is patterned to define a region for a passivation layer(114). A concavity is then formed through the patterned photoresist layer by etching of the first and second insulating layers(108,110) and the second semiconductor layer(102). Next, the first and second insulating layers(108,110) are further etched to form side walls in tiers, and the photoresist layer is then removed. The passivation layer(114) is formed within the concavity, and an emitter electrode, a base electrode(116), a channel stopper electrode(118) and a collector electrode(120) are formed.
摘要翻译：目的：提供一种结双极半导体器件的制造方法，以防止在形成钝化层的过程中发生空隙，从而提高了器件的可靠性。构成：n型的第二半导体层（102）形成在n +型的第一半导体层（100）上。第一层和第二层（100,102）充当收集器。在第二层（102）中形成p +型的第三半导体层（104）作为基底。此外，在第三层（104）中形成第四层n +型作为发射极，并且在第二层（102）中形成n +型第五层（106）作为沟道阻挡层。在整个表面上依次形成第一和第二绝缘层（108,110）之后，对光刻胶层进行构图以限定钝化层（114）的区域。然后通过蚀刻第一和第二绝缘层（108,110）和第二半导体层（102），通过图案化的光致抗蚀剂层形成凹陷。接下来，进一步蚀刻第一和第二绝缘层（108,110）以形成层的侧壁，然后去除光致抗蚀剂层。钝化层（114）形成在凹部内，形成发射电极，基极（116），沟道阻挡电极（118）和集电极（120）。

3. 发明公开

KR1019990076419A 접합형 바이폴라 트랜지스터 및 그 제조방법 有权
标题翻译：结型双极晶体管及其制造方法
公开(公告)号：KR1019990076419A
公开(公告)日：1999-10-15
申请号：KR1019980011354
申请日：1998-03-31
申请人： 주식회사 한국전자홀딩스
发明人： 윤석남 , 이병용 , 이종홍 , 정종원 , 신진철
IPC分类号： H01L29/73
摘要： 본 발명에 의한 접합형 트랜지스터 및 그 제조방법은, 콜렉터 전극과, 상기 콜렉터 전극 상에 형성되며, 콜렉터로 작용하는 n+형의 제 1 반도체층과, 상기 제 1 반도체층 상에 형성되며, 베이스로 작용하는 p형의 제 2 반도체층과, 상기 제 1 반도체층의 상면과 소정 부분 접하도록, 상기 제 2 반도체층 내의 소정 부분에 형성된 소자분리영역과, 상기 소자분리영역 사이의 상기 제 2 반도체층 내에 형성되며, 에미터로 작용하는 n+형의 제 3 반도체층과, 상기 제 3 반도체층과 상기 소자분리영역 사이의 상기 제 2 반도체층 내에 각각 형성된 p+형의 제 4 반도체층과, 상기 제 3 반도체층과 접속된 에미터 전극 및, 상기 제 4 반도체층과 접속된 베이스 전극으로 이루어져, 트랜지스터의 순방향 전류이득과 역방향 전류이득을 모두 높은 값으로 얻을 수 있게 될 뿐 아� ��라 에미터-콜렉터간의 항복전압을 종래의 소자와 동일한 수준으로 유지하면서도 베이스-에미터간의 항복전압을 베이스-콜렉터간의 항복전압 수준까지 향상시킬 수 있게 되므로, 상기 소자를 양방향 소자로 이용할 수 있게 된다.

4. 发明授权

KR100198993B1 반도체 패키지공정 및 패키지장치 失效
标题翻译：包装工艺和半导体封装设备
公开(公告)号：KR100198993B1
公开(公告)日：1999-06-15
申请号：KR1019960053530
申请日：1996-11-12
申请人： 주식회사 한국전자홀딩스 , 한국전기연구원
发明人： 이종홍 , 송종규 , 이병용 , 윤석남 , 정종원 , 김은동
IPC分类号： H01L23/04
摘要： 본 발명은 대용량 전력용 소자에 사용되는 디스크형 반도체 패키지공정에 관한 것으로서, 애노드전극 상부에 반도체칩과 패키지 케이스를 탑재하고 상기 패키지 케이스 상부에 캐소드전극을 탑재하여 형성된 반도체 패키지를 정렬하고 상기 애노드전극과 상기 패키지 케이스 사이의 웰딩면 및 상기 캐소드전극과 상기 패키지 케이스 사이의 웰딩면을 웰딩하여 이루어지는 반도체 패키지공정에 있어서, 절삭날이 형성된 복수개의 지지대 사이에 상기 반도체 패키지의 상기 웰딩면을 위치시키고 상기 반도체 패키지를 회전시키면서 상기 지지대에 소정의 압력을 가하여 상기 반도체 패키지를 정렬시키는 동시에 상기 웰딩면의 형성된 오염물질을 제거하는 공정을 포함하는 것을 특징으로 한다.
따라서, 본 발명은 반도체 패키지공정에서 반도체 패키지의 정렬 및 웰딩면의 산화막 등의 오염물질 제거가 동시에 수행되기 때문에 패키지공정을 단순화시킬 수 있고 반도체 패키지의 신뢰성을 향상시킬 수 있는 효과가 있다.

5. 发明授权

KR100173180B1 졸-겔법에 의한 붕규산 아연계 유리의 제조방법 失效
标题翻译：用溶胶 - 凝胶法制备硼硅酸锌玻璃的方法
公开(公告)号：KR100173180B1
公开(公告)日：1999-02-18
申请号：KR1019960019692
申请日：1996-06-03
申请人： 주식회사 한국전자홀딩스
发明人： 이종흥 , 송종규 , 이병용 , 윤석남
IPC分类号： C03C3/00
CPC分类号： C03C3/066
摘要： 본 발명은 고내압 반도체 소자의 접합 보호용으로 사용되는 붕규산 아연계(Zinc Borosilicate) 유리의 제조 방법에 관한 것으로, 붕소계 원료에 킬레이팅제(Chelating Agent)을 첨가 및 교반하여 제1용액을, 규소계 원료를 알콜류에 희석하여 제2용액을, 그리고 아연계 원료를 탈이온수에 용해하여 제3용액을 각가 만드는 단계와, 상기 제1,2용액을 먼저 혼합한 후 제3용액을 천천히 가하면서 균질하게 혼합시키고 여기에 암모니아수를 가하여 가수분해시키는 단계와, 그리고 가수분해된 용액의 맑은 부분을 제거한 후 건조하여 유리 괴상을 얻고 이를 분쇄하는 단계를 구비하여 이루어진 것이다.
이 방법은 고순도 원료의 사용에 의해 유리의 순도를 극도로 높일 수 있고, 미세한 분말로 제조할 수 있어 반도체 보호용 막질로서 매우 유리하며, 제조 공정이 간단한 장점이 있다.

6. 发明公开

KR1019990000233A 모스 FET 반도체소자를 추가한 과전류 제어용 달링턴 증폭회로 및 그 제조방법 失效
标题翻译：用于过电流控制的达林顿放大器电路以及添加MOS FET器件及其制造方法
公开(公告)号：KR1019990000233A
公开(公告)日：1999-01-15
申请号：KR1019970022980
申请日：1997-06-03
申请人： 주식회사 한국전자홀딩스
发明人： 윤석남 , 이병용 , 이종홍 , 정종원
IPC分类号： H01L29/68 , H01L27/02 , G05F1/613
摘要： 본 발명은 전력용 반도체 소자에 관한 것으로, 특히 달링턴 증폭회로의 베이스전압에 따라 반도체 소자에 흐르는 전류를 제어하여 외부에서 순간적인 과전류가 인가될 경우에도 반도체 소자를 보호 할 수 있는 모스 FET 반도체 소자를 추가한 과전류 제어용 달링턴 증폭회로 및 그 제조방법에 관한 것이다.
본 발명의 실시에 따른 과전류 제어용 달링턴 증폭회로는, 제2노드와 제1트랜지스터의 베이스 단자를 접속하고, 제3노드와 제2트랜지스터의 이미터 단자를 접속하고, 제1트랜지스터의 이미터 단자와 제2트랜지스터의 베이스 단자를 접속하여 입력전류를 증폭하기 위한 달링턴 증폭부와, 달링턴 증폭부의 제1트랜지스터의 베이스 단자와 제2트랜지스터의 이미터 단자 사이에 접속되어, 달링턴 증폭부에 순간적인 과전류 인가시 과전류를 제어하기 위한 과전류 분기 수단을 구비한다.
또한, 본 발명의 실시예에 따른 과전류 제어용 달링턴 증폭회로를 반도체 기판 위에 집적회로로 형성하기 위한 반도체 집적회로 장치의 제조방법은, 상기 N형 반도체 기판에 제1 내지 제3P불순물 확산 영역들과, 제1P불순물 확산영역의 일부에 제4P불순물 영역을 형성하는 과정과, 상기 제1 내지 제3P불순물 확산 영역내에 제1 내지 제4N+불순물 확산 영역을 형성하는 과정과, 상기 반도체 기판의 표면에 선택적으로 형성된 산화물 박막층과, 상기 산화물 박막층의 상부에 게이트 전극을 형성하는 과정과, 상기 게이트 전극의 상부에 제1절연층을 형성하는 과정과, 상기 절연층의 상부에 저항을 형성하는 과정과, 상기 제1P불순물 확산 영역과 제2N+불순물 확산 영역 및 상기 게이트 전극을 접속 시켜 제1배선을 형성 하는 과정과, 제1N+불순물 확산 영역과 상기 제 3P불순물 확산 영역을 접속 시켜 제2배선을 형성하는 과정과, 제3N+불순물 확산 영역의 일측에 상기 저항을 접속 시키고, 제4N+불순물 확산 영역에 상기 저항의 타측을 접속 시켜 제3배선을 형성하는 과정을 구비한다.

7. 发明公开

KR1019980035250A 반도체 패키지공정 및 패키지장치 失效
标题翻译：半导体封装工艺和封装器件
公开(公告)号：KR1019980035250A
公开(公告)日：1998-08-05
申请号：KR1019960053530
申请日：1996-11-12
申请人： 주식회사 한국전자홀딩스 , 한국전기연구원
发明人： 이종홍 , 송종규 , 이병용 , 윤석남 , 정종원 , 김은동
IPC分类号： H01L23/04
摘要： 본 발명은 대용량 전력용 소자에 사용되는 디스크형 반도체 패키지공정에 관한 것으로서, 애노드전극 상부에 반도체칩과 패키지 케이스를 탑재하고 상기 패키지 케이스 상부에 캐소드전극을 탑재하여 형성된 반도체 패키지를 정렬하고 상기 애노드전극과 상기 패키지 케이스 사이의 웰딩면 및 상기 캐소드전극과 상기 패키지 케이스 사이의 웰딩면을 웰딩하여 이루어지는 반도체 패키지공정에 있어서, 절삭날이 형성된 복수개의 지지대 사이에 상기 반도체 패키지의 상기 웰딩면을 위치시키고 상기 반도체 패키지를 회전시키면서 상기 지지대에 소정의 압력을 가하여 상기 반도체 패키지를 정렬시키는 동시에 상기 웰딩면의 형성된 오염물질을 제거하는 공정을 포함하는 것을 특징으로 한다.
따라서, 본 발명은 반도체 패키지공정에서 반도체 패키지의 정렬 및 웰딩면의 산화막 등의 오염물질 제거가 동시에 수행되기 때문에 패키지공정을 단순화시킬 수 있고 반도체 패키지의 신뢰성을 향상시킬 수 있는 효과가 있다.

8. 发明公开

KR1019970077969A 달링톤 증폭기 失效
标题翻译：达林顿放大器
公开(公告)号：KR1019970077969A
公开(公告)日：1997-12-12
申请号：KR1019960018832
申请日：1996-05-30
申请人： 주식회사 한국전자홀딩스
发明人： 윤석남 , 송종규 , 이병용 , 이종홍
IPC分类号： H03F3/26
摘要： 본 발명은 구동단 트랜지스터의 베이스단과 출력단 트랜지스터의 베이스 사이에 적어도 2개 이상의 분로 저항을 병렬로 접속하여 구성된 것으로, 베이스의 표면 저항 변화에 의한 분로 저항 값의 변화를 단일 저항을 사용했을 때와 비교하여 1/2 이하로 되므로 달링톤 트랜지스터에서 구동측 인가 전류와 스위칭시간, 그리고 누설 전류에 영향을 미치는 저항의 설계가 기존의 방법보다 2배 이상 정확한 값을 갖게 되어 공정에서 여러번 실험을 통하여 소모하던 비용 및 시간, 입력 등을 줄일 수 있는 달링톤 증폭기에 관한 것이다.

9. 实用新型

KR2020010000618U 전기영동법을 이용한 반도체 소자의 보호막 전착 치구 失效
标题翻译：夹具用于半导体器件的钝化钝化层
公开(公告)号：KR2020010000618U
公开(公告)日：2001-01-15
申请号：KR2019990010607
申请日：1999-06-15
申请人： 주식회사 한국전자홀딩스
发明人： 윤석남 , 이종홍
IPC分类号： H01L21/68
摘要： 본고안은전기영동법을이용한반도체소자의보호막전착치구를개시한다. 이에의하면, 웨이퍼의이탈에따른파손을방지하기위해웨이퍼를로딩하는웨이퍼로딩부의하측부에 L자형상의돌출턱을일체로돌출형성하고, 웨이퍼로딩부의홈부에설치된전극을웨이퍼의상측부를관통하는관통홀을거쳐삽입된전선에의해전원에전기적으로연결한다. 따라서, 본고안은웨이퍼를제외한다른불필요한부분에글래스가전착되는것을방지하여전해액의손실에따른제조원가상승을억제한다. 또한, 본고안은웨이퍼지지부로부터의웨이퍼이탈을방지하여웨이퍼취급용이성을향상하고나아가웨이퍼파손에따른제조원가상승을억제한다.

10. 发明授权

KR100245810B1 진공접촉식웨이퍼지지장치 失效
标题翻译： WAFER支持单元
公开(公告)号：KR100245810B1
公开(公告)日：2000-03-02
申请号：KR1019970010497
申请日：1997-03-26
申请人： 주식회사 한국전자홀딩스
发明人： 이종홍 , 송종규 , 이병용 , 윤석남 , 정종원
IPC分类号： H01L21/68
摘要： 본 발명은 반도체 제조장치에 관한 것으로서, 특히 확산 및 사진식각공정시 사용하는 진공 접촉식 웨이퍼 지지장치에 있어서 웨이퍼 지지장치의 상부에 홈을 형성하여 그 주변부만 웨이퍼의 가장자리와 접촉하도록 함으로써 웨이퍼와 웨이퍼 지지장치의 접촉면적을 크게 감소시며 웨이퍼 지지장치와 웨이퍼 접촉시 발행하는 웨이퍼의 손상을 크게 줄이고, 웨이퍼 지지장치의 실제 지지부분의 직경을 웨이퍼의 직경과 동일하게 하여 기판의 일면에 패턴을 형성할때 다른 면이 자동으로 보호되도록 함으로써 양면소자의 성능 및 수율저하를 방지할 수 있으며, 기판의 일면에 패턴을 형성할때 다른 면을 보호하기 위한 별도의 초산부틸의 분사공정을 생략할 수 있고 또한 예를들어 이미 개발되어 있는 양면 사진식각장치를 이용하는 경우 양면식각을 동시 에 할 수 있는 등 동시 가공이 가능하므로 제조시간을 단축시키고 가격경쟁력을 향상시킬 수 있는 효과가 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式