专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102172786B1 반도체 패키지 및 그의 제조방법 有权
公开(公告)号：KR102172786B1
公开(公告)日：2020-11-02
申请号：KR1020130132044
申请日：2013-11-01
申请人： 에스케이하이닉스 주식회사
发明人： 배진호 , 정관호 , 하성권 , 김종현 , 민복규 , 신재원
IPC分类号： H01L21/60 , H01L21/78

2. 发明公开

KR1020150050859A 반도체 패키지 및 그의 제조방법 审中-实审
标题翻译：半导体封装及其制造方法
公开(公告)号：KR1020150050859A
公开(公告)日：2015-05-11
申请号：KR1020130132044
申请日：2013-11-01
申请人： 에스케이하이닉스 주식회사
发明人： 배진호 , 정관호 , 하성권 , 김종현 , 민복규 , 신재원
IPC分类号： H01L21/60 , H01L21/78
CPC分类号： H01L24/85 , H01L21/481 , H01L22/32 , H01L23/12 , H01L23/49838 , H01L23/49894 , H01L2224/05553 , H01L2224/05554 , H01L2224/48091 , H01L2224/73265 , H01L2224/85 , H01L2924/00014 , H01L2924/181 , H01L2924/19107 , H01L2924/00 , H01L2224/45099 , H01L2224/05599 , H01L2924/00012
摘要： 반도체패키지및 이의제조방법이개시되어있다. 개시된반도체패키지의제조방법은, 일면에제1 접속패드및 제2 접속패드를구비하며쏘우라인을사이에두고전기적및 물리적으로분리된복수개의단위기판들, 상기각 단위기판들의일면에형성되며상기단위기판들의제1 접속패드와각각전기적으로연결된제1 접지연결패드들, 상기일면의상기쏘우라인상에형성되며상기단위기판들과전기적으로분리된제2 접지연결패드들, 상기쏘우라인상에형성되며상기단위기판들과전기적으로분리되고상기제2 접지연결패드들과전기적으로연결된테스트배선을구비하는스트립기판을형성하는단계와, 상기각각의단위기판들상에반도체칩들을부착하는단계와, 상기제1 접지연결패드들과상기제2 접지연결패드들을전기적으로연결하는제1 도전성와이어들을형성하는단계와, 상기단위기판들의제1 접속패드와상기반도체칩들의제1 본딩패드를전기적으로연결하는제2 도전성와이어들을형성하는단계, 및상기단위기판들의제2 접속패드들과상기반도체칩들의제2 본딩패드들을전기적으로연결하는제3 도전성와이어들을형성하는단계를포함한다.
摘要翻译：公开了半导体封装及其制造方法。半导体封装的制造方法包括形成步骤; 多个单元基板，其包括在一侧上的第一和第二连接焊盘并且在电和物理上在锯线的相对侧上; 第一接地连接焊盘，其形成在每个单元基板的一侧上并且电连接到单元基板的第一连接焊盘; 第二接地连接焊盘，其形成在一侧的锯线上并且电气地与单元基板分离; 并且包括形成在锯线上的测试线的带状衬底与电极单元衬底分离，并与第二接地连接焊盘电连接。该方法还包括：将半导体芯片安装在每个单元基板上的步骤; 形成将第一和第二接地焊盘电连接的第一导线的步骤; 形成将所述单元基板的第一连接焊盘和所述半导体芯片的第一焊盘电连接的第二导线的工序; 以及形成连接所述单元基板的第二连接焊盘和所述半导体芯片的第二焊盘的第三导线的工序。根据本发明，在基板生产中，带状基板上的单元基板彼此电隔离，并且带状基板上的所有单元基板在引线接合中彼此电连接。因此，可以在衬底生产中测试导电通孔的缺陷，并且可以在引线接合过程中实时监测引线接合缺陷。

3. 发明公开

KR1020140144486A 적층 패키지 및 제조 방법 审中-实审
标题翻译：堆叠包装及其制造方法
公开(公告)号：KR1020140144486A
公开(公告)日：2014-12-19
申请号：KR1020130066493
申请日：2013-06-11
申请人： 에스케이하이닉스 주식회사
发明人： 배진호 , 배한준
IPC分类号： H01L23/48 , H01L23/12
CPC分类号： H01L25/0657 , H01L23/3121 , H01L24/24 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/82 , H01L24/92 , H01L25/18 , H01L25/50 , H01L2224/04042 , H01L2224/05548 , H01L2224/05553 , H01L2224/06135 , H01L2224/24145 , H01L2224/24146 , H01L2224/32145 , H01L2224/32225 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/73215 , H01L2224/73217 , H01L2224/73227 , H01L2224/73265 , H01L2224/92135 , H01L2224/92164 , H01L2224/92244 , H01L2224/92247 , H01L2225/0651 , H01L2225/06524 , H01L2225/06551 , H01L2225/06568 , H01L2924/1434 , H01L2924/181 , H01L2924/00012 , H01L2924/00 , H01L2924/00014
摘要： 본드 핑거(bond finger)들을 가지는 기판 상에 실장되고 가장자리부에 제1접속부들을 가지는 제1칩(chip), 제1접속부의 일부를 측면 바깥으로 노출하고 가장자리부에 제2접속부들을 가지고 제1칩 상에 적층된 제2칩, 노출된 제1접속부의 일부와 본드 핑거를 연결하는 제1금속 와이어(metal wire), 및 노출된 제1접속부에 연결되고 제2칩의 측면을 따라 연장되어 제2접속부에 연결되는 측면 배선부를 포함하는 적층 패키지 및 제조 방법을 제시한다.
摘要翻译：建议采用堆叠包装及其制造方法。堆叠包装包括第一芯片，其安装在具有接合指状物的基板上并且包括在其边缘上的第一连接部分，将第一连接部分的一部分暴露于侧面外侧的第二芯片包括第二连接部分在其边缘上并且堆叠在第一芯片上，第一金属线，其将接合指状物连接到暴露的第一连接单元的一部分;以及横向布线部分，其连接到暴露的第一连接部分并且通过沿着第二芯片的横向侧延伸而连接到第二连接部。

4. 发明授权

KR101195462B1 반도체 패키지 및 이의 제조방법 有权
标题翻译：半导体封装及其制造方法
公开(公告)号：KR101195462B1
公开(公告)日：2012-10-30
申请号：KR1020100093223
申请日：2010-09-27
申请人： 에스케이하이닉스 주식회사
发明人： 김기영 , 박명근 , 배진호
IPC分类号： H01L23/48 , H01L23/045 , H01L23/055
CPC分类号： H01L25/0657 , B82Y10/00 , H01L21/76898 , H01L23/3128 , H01L23/481 , H01L23/53276 , H01L24/29 , H01L24/32 , H01L25/50 , H01L2221/1094 , H01L2224/16145 , H01L2224/16225 , H01L2224/29007 , H01L2224/32145 , H01L2224/32225 , H01L2225/06541 , H01L2924/01006 , H01L2924/01033 , H01L2924/01042 , H01L2924/01078 , H01L2924/014 , H01L2924/078 , H01L2924/14 , H01L2924/15311 , H01L2924/00
摘要： 본 발명은 제조 공정을 단순화하고 신뢰성을 향상시킬 수 있는 반도체 패키지 및 이의 제조방법을 개시한다. 개시된 본 발명에 따른 반도체 패키지는, 일면 상에 본드 핑거가 형성된 기판, 상기 기판의 일면 상에 스택되며 비아홀들을 각각 구비하고 상기 각각의 비아홀들이 상기 기판의 본드 핑거를 노출시키도록 스택된 적어도 둘 이상의 반도체 칩들 및 상기 비아홀들 내에 형성되고 상기 노출된 기판의 본드 핑거로부터 성장된 탄소 나노 튜브로 이루어지며 상기 반도체 칩들과 전기적으로 연결된 관통전극, 상기 반도체 칩들 중 최상부 반도체 칩 상에 형성된 추가 촉매 금속막, 상기 최상부 반도체 칩 상에 상기 최상부 반도체 칩의 관통전극과 상기 추가 촉매 금속막을 전기적으로 연결하도록 형성된 재배선, 상기 최상부 반도체 칩 상에 스택되며, 추가 비아홀들을 각각 구비하고, 상기 각각의 추가 비아홀들이 상기 추가 촉매 금속막을 노출시키도록 스택된 적어도 둘 이상의 추가 반도체 칩들, 상기 추가 비아홀들 내에 형성되고, 상기 노출된 추가 촉매 금속막으로부터 성장된 탄소 나노 튜브로 이루어지며, 상기 추가 반도체 칩들과 전기적으로 연결된 추가 관통전극을 포함한다

5. 发明公开

KR1020120093588A 범프 및 이를 갖는 반도체 장치 无效
标题翻译：具有相同功能的BUMP和SEMICONDUCTOR DEVICE
公开(公告)号：KR1020120093588A
公开(公告)日：2012-08-23
申请号：KR1020110013241
申请日：2011-02-15
申请人： 에스케이하이닉스 주식회사
发明人： 배진호 , 박명근
IPC分类号： H01L23/48 , H01L21/60
CPC分类号： H01L24/13 , H01L23/49816 , H01L23/5256 , H01L24/16 , H01L24/48 , H01L24/73 , H01L25/0657 , H01L2224/02379 , H01L2224/0401 , H01L2224/04042 , H01L2224/05572 , H01L2224/13082 , H01L2224/131 , H01L2224/13111 , H01L2224/13124 , H01L2224/13144 , H01L2224/13147 , H01L2224/13155 , H01L2224/13565 , H01L2224/1357 , H01L2224/13575 , H01L2224/13666 , H01L2224/13681 , H01L2224/13684 , H01L2224/16145 , H01L2224/16225 , H01L2224/16265 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73207 , H01L2225/0651 , H01L2225/06513 , H01L2225/06565 , H01L2924/00013 , H01L2924/00014 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/01073 , H01L2924/01074 , H01L2924/01079 , H01L2924/014 , H01L2924/1434 , H01L2924/15311 , H01L2924/19102 , H01L2924/19107 , H01L2224/45099 , H01L2924/00012 , H01L2924/00 , H01L2924/049 , H01L2924/01014 , H01L2924/01007 , H01L2224/13099 , H01L2224/13599 , H01L2224/05599 , H01L2224/05099 , H01L2224/29099 , H01L2224/29599 , H01L2224/05552 , H01L2224/45015 , H01L2924/207
摘要： PURPOSE: A bump and a semiconductor device having the same are provided to prevent electrical short and fuse failure between metal pillars by controlling the diffusion of metallic component of the metal pillars. CONSTITUTION: A bump(20) is formed on a structure(10). The bump comprises a metal pillar(21) and a diffusion prevention member(22). The metal pillar comprises at least one among copper, nickel, and aluminum. The diffusion prevention member is formed between a structure and the metal pillar. The diffusion prevention member protects the side(21C) of the metal pillar. The diffusion prevention member prevents metallic component of the metal pillar to be diffused to outside. A connection metal layer(23) is formed on the metal pillar.
摘要翻译：目的：通过控制金属支柱的金属部件的扩散，提供了具有这种凸块和半导体器件以防止金属柱之间的电短路和熔断器故障。构成：在结构（10）上形成凸块（20）。凸块包括金属支柱（21）和防扩散构件（22）。金属柱包括铜，镍和铝中的至少一种。扩散防止构件形成在结构和金属柱之间。扩散防止部件保护金属支柱的侧面（21C）。扩散防止构件防止金属支柱的金属部件扩散到外部。连接金属层（23）形成在金属支柱上。

6. 发明公开

KR1020120093578A 반도체 패키지 및 이의 제조방법 无效
标题翻译：半导体封装及其制造方法
公开(公告)号：KR1020120093578A
公开(公告)日：2012-08-23
申请号：KR1020110013231
申请日：2011-02-15
申请人： 에스케이하이닉스 주식회사
发明人： 배진호 , 박명근 , 김기영
IPC分类号： H01L23/48 , H01L21/60
CPC分类号： H01L24/81 , H01L2224/73204 , H01L2924/181 , H01L2924/00
摘要： PURPOSE: A semiconductor package and a manufacturing method thereof are provided to easily and electrically interlink a substrate and semiconductor chips by making a carbon nano tube grow up on the surface of a catalyst metal pattern of each semiconductor chip and by forming a bump. CONSTITUTION: A first catalyst metal pattern(102) is formed on one side of a substrate(100). A supporting bump(103) is formed on one side of the substrate except for the first catalyst metal pattern. A semiconductor chip(104) has a first surface and a second surface. The first surface of the semiconductor chip is opposite to one side of the substrate. The second surface of the semiconductor chip is opposite to the first surface. A bump(108) comprises a first carbon nanotube(108a) and a second carbon nanotube(108b). An under-fill material(110) is placed between the substrate and the semiconductor chip.
摘要翻译：目的：提供半导体封装及其制造方法，通过在每个半导体芯片的催化剂金属图案的表面上形成碳纳米管并形成凸块来容易地和电相互连接衬底和半导体芯片。构成：第一催化剂金属图案（102）形成在基板（100）的一侧上。除了第一催化剂金属图案之外，在基板的一侧上形成支撑凸块（103）。半导体芯片（104）具有第一表面和第二表面。半导体芯片的第一表面与衬底的一侧相对。半导体芯片的第二表面与第一表面相对。凸块（108）包括第一碳纳米管（108a）和第二碳纳米管（108b）。底部填充材料（110）被放置在基板和半导体芯片之间。

7. 发明公开

KR1020110137241A 스택 패키지 无效
标题翻译：堆叠包
公开(公告)号：KR1020110137241A
公开(公告)日：2011-12-22
申请号：KR1020110041740
申请日：2011-05-03
申请人： 에스케이하이닉스 주식회사
发明人： 배진호 , 정관호 , 이웅선
IPC分类号： H01L23/48 , H01L23/12
CPC分类号： H01L2224/16227 , H01L2224/19 , H01L2224/20 , H01L2224/32145 , H01L2224/73267 , H01L2924/181 , H01L2924/00 , H01L2924/00012
摘要： PURPOSE: A stacked package is provided to solve a signal delay problem according to signal deflection by identically forming an electrical contact route between semiconductor chips. CONSTITUTION: A core layer(110) comprises one side(110a) and the other side(110b) which faces with the one side. The core layer comprises a first circuit wiring(112) which has a Borland and a solder mask(116). A first semiconductor device(140) comprises a first bonding pad(142) which is arranged in the upper side of the center part. A first rinse layer(130) is formed in the other side of the core lay in order to cover the first semiconductor device. A second semiconductor device(150) comprises a second bonding pad(152) which is arranged in the upper side of the center part.
摘要翻译：目的：提供堆叠封装，以通过在半导体芯片之间同样形成电接触路径来解决信号偏转的信号延迟问题。构成：芯层（110）包括一侧（110a）和与一侧面对的另一侧（110b）。芯层包括具有Borland和焊接掩模（116）的第一电路布线（112）。第一半导体器件（140）包括布置在中心部分的上侧的第一接合焊盘（142）。第一漂洗层（130）形成在芯的另一侧以覆盖第一半导体器件。第二半导体器件（150）包括布置在中心部分的上侧的第二接合焊盘（152）。

8. 发明授权

KR101088824B1 모듈 기판, 이를 갖는 메모리 모듈 및 메모리 모듈 형성방법 失效
标题翻译：模块基板，具有模块基板的存储器模块和形成存储器模块的方法
公开(公告)号：KR101088824B1
公开(公告)日：2011-12-06
申请号：KR1020100057060
申请日：2010-06-16
申请人： 에스케이하이닉스 주식회사
发明人： 김기영 , 현성호 , 박명근 , 배진호
IPC分类号： H01L23/48
CPC分类号： H01L24/81 , H01L22/14 , H01L22/20 , H01L24/16 , H01L24/48 , H01L24/799 , H01L24/98 , H01L25/0655 , H01L2224/16225 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73265 , H01L2224/81193 , H01L2224/81801 , H01L2225/0651 , H01L2225/06517 , H01L2225/06596 , H01L2924/00014 , H01L2924/01006 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01049 , H01L2924/0105 , H01L2924/01077 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H05K3/225 , H05K3/3436 , H05K2201/10378 , H05K2203/176 , H01L2924/00 , H01L2224/45099
摘要： PURPOSE: A module substrate, a memory module including the same, and a formation method thereof are provide to repair a DAC(Digital to Analog Converter) type memory module without using a redundant chip. CONSTITUTION: A plurality of chip mounting parts with a connection pad is arranged in a substrate body(100). A repair structure(200) is arranged on chip mounting parts. The repair structure comprises a conductive film pattern(210), an insulating film pattern(220), a plasticity conductive member, and a plasticity insulating member. The insulating film pattern is arranged in order to expose the conductive film pattern on the chip mounting part. The plasticity conductive member is arranged between the connection pad and conductive film pattern.
摘要翻译：目的：模块基板，包含该模块基板的存储模块及其形成方法提供了在不使用冗余芯片的情况下修复DAC（数模转换器）型存储模块。构成：具有连接焊盘的多个芯片安装部件布置在基板主体（100）中。修理结构（200）布置在芯片安装部件上。修复结构包括导电膜图案（210），绝缘膜图案（220），可塑性导电构件和可塑性绝缘构件。布置绝缘膜图案以暴露芯片安装部分上的导电膜图案。可塑性导电构件设置在连接垫和导电膜图案之间。

9. 发明公开

KR1020110078591A 와이어 본딩 장치 无效
标题翻译：电线连接装置
公开(公告)号：KR1020110078591A
公开(公告)日：2011-07-07
申请号：KR1020090135440
申请日：2009-12-31
申请人： 에스케이하이닉스 주식회사
发明人： 배진호 , 김진용
IPC分类号： H01L21/60
CPC分类号： H01L2224/4809 , H01L2224/48227 , H01L2224/48465 , H01L2224/73265 , H01L2224/78 , H01L2224/78301 , H01L2224/85 , H01L2224/85181 , H01L2224/85203 , H01L2224/92247 , H01L2924/01033 , H01L2924/01075 , H01L2924/00012 , H01L2924/00014 , H01L2924/00
摘要： PURPOSE: A wire bonding apparatus is provided to minimize the height of wire loop by physically pressing down a protruded wire to the bottom of a capillary in bonding a wire through a wire pressing unit. CONSTITUTION: In a wire bonding apparatus, a capillary(130) is mounted to be linked with a bonding head unit(120). The capillary receives a wire released from a spool. A clamp(134) is mounted between the spool and the capillary. A head body(122) controls the vertical and horizontal reciprocating motion of the capillary A wire pressing unit(140) is mounted to be linked with the bonding head unit.
摘要翻译：目的：提供一种引线接合装置，通过在通过线挤压单元接合电线的同时将突出的线物理地按压到毛细管的底部来最小化线环的高度。构成：在引线接合装置中，毛细管（130）安装成与接合头单元（120）连接。毛细管接收从线轴释放的线。夹子（134）安装在阀芯和毛细管之间。头部主体（122）控制毛细管A的垂直和水平往复运动。线挤压单元（140）被安装成与接合头单元连接。

10. 发明公开

KR1020110078400A 반도체 패키지 및 이를 갖는 적층 반도체 패키지 失效
标题翻译：半导体封装和堆叠半导体封装
公开(公告)号：KR1020110078400A
公开(公告)日：2011-07-07
申请号：KR1020090135202
申请日：2009-12-31
申请人： 에스케이하이닉스 주식회사
发明人： 남종현 , 김기영 , 배진호
IPC分类号： H01L23/12
CPC分类号： H01L23/49833 , H01L23/49816 , H01L24/48 , H01L24/49 , H01L25/0657 , H01L2224/05554 , H01L2224/06136 , H01L2224/48091 , H01L2224/4824 , H01L2224/48464 , H01L2224/49175 , H01L2224/73215 , H01L2224/8592 , H01L2225/0651 , H01L2225/0652 , H01L2225/06572 , H01L2924/00014 , H01L2924/01033 , H01L2924/01047 , H01L2924/01073 , H01L2924/01075 , H01L2924/01082 , H01L2924/014 , H01L2924/181 , H01L2224/45099 , H01L2224/05599 , H01L2924/00012
摘要： PURPOSE: A semiconductor package and a stacked semiconductor package having thereof are provided to reduce manufacturing costs while improving reliability by laminating a plurality of semiconductor chips without re-wiring and a penetration electrode. CONSTITUTION: In a semiconductor package and a stacked semiconductor package having thereof, a semiconductor chip(10) comprises a first side and a second side which are opposite to each other. The first side of the semiconductor is divided into a first area, a second area, and a third area. A substrate(20) includes a substrate body(21) and a circuit pattern(29). The substrate body is attached to the second area of the semiconductor chip through an adhesive. A connecting member(30) electrically connects the first end of the circuit pattern to a bonding pad.
摘要翻译：目的：提供半导体封装及其堆叠半导体封装，以通过层叠多个半导体芯片而不再重新布线和穿透电极来提高可靠性，从而降低制造成本。构成：在半导体封装及其堆叠半导体封装中，半导体芯片（10）包括彼此相对的第一侧和第二侧。半导体的第一面分为第一区域，第二区域和第三区域。基板（20）包括基板主体（21）和电路图案（29）。基板主体通过粘合剂附接到半导体芯片的第二区域。连接构件（30）将电路图案的第一端电连接到接合焊盘。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式