专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020050009273A 반도체장치의 제조방법 无效
公开(公告)号：KR1020050009273A
公开(公告)日：2005-01-24
申请号：KR1020047002091
申请日：2003-06-20
申请人： 소니 주식회사
发明人： 세가와유지 , 노가미다케시 , 호리코시히로시 , 고마이나오키
IPC分类号： H01L21/28
CPC分类号： H01L21/76849 , C23C18/1607 , C23C18/1637 , C23C18/1653 , C23C18/1831 , C23C18/50 , C25D3/58 , C25D5/02 , C25D7/123 , H01L21/02074 , H01L21/2855 , H01L21/288 , H01L21/2885 , H01L21/3212 , H01L21/76802 , H01L21/7681 , H01L21/76877 , H01L23/53238 , H01L23/53295 , H01L2924/0002 , H01L2924/00
摘要： 반도체장치의 고속화에 바람직한 고품질로 신뢰성이 높은 반도체장치를 실현하는 반도체장치의 제조방법을 제공한다.
본 발명에 관계되는 반도체장치의 제조방법은, 동을 포함하는 금속배선(9)상에 동 확산방지기능을 가지는 배리어막(7)을 형성하는 반도체장치의 제조방법에 있어서, 촉매금속(10)을 첨가한 전해도금액을 이용하여 전해도금을 행함으로써 촉매금속(10)을 함유한 상기 금속배선(2)을 형성하고, 상기 금속배선(2) 표면에 노출한 상기 촉매금속(10)을 촉매로서 무전해도금을 행함으로써 상기 금속배선(2)상에 동 확산방지기능을 가지는 배리어막(7)을 형성하는 것을 특징으로 한다.

2. 发明授权

KR100741148B1 반도체 소자의 제조 및 연마 방법, 및 연마 장치 有权
标题翻译：生产和抛光半导体器件和抛光装置的方法
公开(公告)号：KR100741148B1
公开(公告)日：2007-07-20
申请号：KR1020010012287
申请日：2001-03-09
申请人： 소니 주식회사
发明人： 사토슈조 , 세가와유지 , 요시오아키라 , 오토리이히이즈 , 야스다젠야 , 이시하라마사오 , 노가미다케시 , 고마이나오키
IPC分类号： H01L21/302
CPC分类号： B24B37/042 , B23H5/08 , B24B37/046 , B24B37/16 , B24B37/26 , C25F3/30 , C25F7/00 , H01L21/3212 , H01L21/32125 , H01L21/7684 , H01L21/76843
摘要： 반도체 소자의 제조 및 연마 방법과, 연마 장치로서, 금속막의 초기 요철을 쉽게 평탄화할 수 있고, 여분의 금속막 제거 효율이 우수하며, 금속막을 연마에 의해 평탄화할 때, 금속막 아래의 층간 절연물에 대한 손상을 억제할 수 있다. 이 방법은 음극 부재와 구리막 사이에 킬레이트제를 포함한 전해액을 개재하는 공정과, 음극으로서의 음극 부재와 양극으로서의 구리막 사이에 전압을 인가하여, 구리막의 표면을 산화하고 산화된 구리의 킬레이트막을 형성하는 공정과, 구리막의 형상에 대응하는 킬레이트막의 돌출부를 제거하고, 그것의 표면에 구리막의 돌출부를 노출시키는 공정을 포함하며, 구리막의 돌출부가 평탄화될 때까지 상기 킬레이트막 형성 공정과 상기 킬레이트막 제거 공정을 반복한다.
전해 전원, 축 드라이버, 테이블 드라이버, 컨트롤러, 컨트롤 패널, 슬러리 공급부, 전해액 공급부, 반도체 기판, 층간 절연막, 배리어막, 시드막, 구리막, 킬레이트막, 음극 부재, 음극 전극, 양극 전극, 정반, 연마 패드, 절연체

3. 发明公开

KR1020070022367A 연마 장치 有权
标题翻译：磨料装置
公开(公告)号：KR1020070022367A
公开(公告)日：2007-02-26
申请号：KR1020070009902
申请日：2007-01-31
申请人： 소니 주식회사
发明人： 사토슈조 , 세가와유지 , 요시오아키라 , 오토리이히이즈 , 야스다젠야 , 이시하라마사오 , 노가미다케시 , 고마이나오키
IPC分类号： H01L21/304
摘要： 반도체 소자의 제조 및 연마 방법과, 연마 장치로서, 금속막의 초기 요철을 쉽게 평탄화할 수 있고, 여분의 금속막 제거 효율이 우수하며, 금속막을 연마에 의해 평탄화할 때, 금속막 아래의 층간 절연물에 대한 손상을 억제할 수 있다. 이 방법은 음극 부재와 구리막 사이에 킬레이트제를 포함한 전해액을 개재하는 공정과, 음극으로서의 음극 부재와 양극으로서의 구리막 사이에 전압을 인가하여, 구리막의 표면을 산화하고 산화된 구리의 킬레이트막을 형성하는 공정과, 구리막의 형상에 대응하는 킬레이트막의 돌출부를 제거하고, 그것의 표면에 구리막의 돌출부를 노출시키는 공정을 포함하며, 구리막의 돌출부가 평탄화될 때까지 상기 킬레이트막 형성 공정과 상기 킬레이트막 제거 공정을 반복한다.
전해 전원, 축 드라이버, 테이블 드라이버, 컨트롤러, 컨트롤 패널, 슬러리 공급부, 전해액 공급부, 반도체 기판, 층간 절연막, 배리어막, 시드막, 구리막, 킬레이트막, 음극 부재, 음극 전극, 양극 전극, 정반, 연마 패드, 절연체
摘要翻译：层间下制造和抛光的半导体装置，并且作为抛光装置的方法绝缘材料制成，可以很容易地平坦化，金属膜最初凸的，和，优良的多余的金属膜去除效率，当通过抛光的金属膜平坦化，金属膜可以抑制对表面的损害。施加阴极作为阴极构件和阳极作为铜薄膜之间的电压经由包含阴极构件和所述铜薄膜之间的螯合剂的电解质溶液以形成氧化的铜螯合物膜的铜膜表面的氧化的方法步骤然后除去与铜膜的形状对应的螯合膜的突起，使螯合膜的突起表面上的铜膜的突起露出，直到铜膜的突起被平坦化，重复这个过程。

4. 发明公开

KR1020010015197A 무전해 도금 방법 및 무전해 도금 용액 无效
标题翻译：电镀方法和电镀液
公开(公告)号：KR1020010015197A
公开(公告)日：2001-02-26
申请号：KR1020000038520
申请日：2000-07-06
申请人： 소니 주식회사
发明人： 요시오아끼라 , 세가와유지 , 고마이나오끼
IPC分类号： C23C18/38
CPC分类号： C23C18/40 , H05K3/422
摘要： PURPOSE: To provide a plating method and a plating liquid by electroless plating, which is capable of forming a high quality film using copper on a part having large aspect ratio such as a connection hole of a semiconductor device. CONSTITUTION: At the time of electroless plating of copper on a barrier layer 5 formed on the surface of the connection hole 6, a salt of a metal such as gold, nickel, palladium, cobalt and platinum is added as a plating accelerating agent in the quantity of =
摘要翻译：目的：通过化学镀来提供电镀方法和电镀液，其能够在诸如半导体器件的连接孔的长宽比大的部分上使用铜形成高质量的膜。构成：在形成在连接孔6的表面上的阻挡层5上的化学镀铜时，加入金，镍，钯，钴，铂等金属的盐作为电镀促进剂化学镀液组合物中铜的盐的量<1mol％。结果，在沉积铜之前沉积具有比铜更高的催化能力的金属，然后作为高质量的镀膜沉积铜。

5. 发明授权

KR100745388B1 반도체 디바이스를 제조하기 위한 방법 失效
标题翻译：制造半导体器件的工艺
公开(公告)号：KR100745388B1
公开(公告)日：2007-08-03
申请号：KR1020010007986
申请日：2001-02-17
申请人： 소니 주식회사
发明人： 코마이나오키 , 세가와유지 , 노가미다케시
IPC分类号： H01L21/28
CPC分类号： H01L21/76843 , H01L21/288 , H01L21/76849 , H01L21/76852 , H01L21/76874 , H01L21/76877
摘要： 반도체 디바이스 제조 방법은 무전해 도금법(electroless plating method)에 의해, 구리 또는 구리 합금으로 형성된 금속 배선 위에, 상기 금속 배선에 대한 확산-방지 막(diffusion-preventing film)으로서 기능하는 차단 막을 형성하는 단계를 포함하고, 무전해 도금법의 촉매제로서 작용하는 촉매 금속 막은 30℃ 이상이고 비등점 미만의 범위의 온도에서 치환 도금 용액을 사용하는 치환 도금법에 의해 금속 배선 위에 선택적으로 형성되며, 차단 막은 무전해 도금법에 의해 촉매 금속 막 위에 선택적으로 형성된다. 본 발명의 목적은 환원제(reducing agent)로서 하이포인산염(hypophosphite)을 사용하는 무전해 도금법의 도금 특성 및 배선의 신뢰도를 향상시키도록, 팔라듐을 사용함으로써 구리 또는 구리 합금으로 이루어진 금속 배선의 표면에 촉매 활동을 선택적으로 균일하게 수행하는 것이다.
촉매 금속 막, 치환 도금 용액, 무전해 도금법, 차단 막, 충간 유전체 막

6. 发明公开

KR1020040067863A 금속막의 제조방법 无效
标题翻译：金属薄膜的制造方法
公开(公告)号：KR1020040067863A
公开(公告)日：2004-07-30
申请号：KR1020037011569
申请日：2002-12-27
申请人： 소니 주식회사
发明人： 사토슈조 , 노가미다케시 , 세가와유지
IPC分类号： H01L21/28 , C25D5/48 , C25D7/12 , H01L21/288
CPC分类号： H01L21/76877 , C25D5/48 , C25D7/12 , C25F3/22 , H01L21/2885 , H01L21/7684
摘要： 동 도금막 표층의 결정입계 3중점과 배선용의 홈부분에 고농도로 잔존/석출하는 첨가제(특히 브라이나드)에 기인하는 전류집중을 해소하고 선행용출과 이상용출을 억제하여, 표면 평활성이 우수한 동 도금막의 전해연마표면을 얻는다.
보이드의 발생, 바탐업필 및 오버필을 억제하는 도금첨가제가 첨가된 도금액을 이용하여, 금속도금막(동 도금막(15))을 형성하는 공정과, 금속도금막 표층에 함유 또는 석출되는 상기 도금첨가제 성분에 대해서 반응/결합하는 연마첨가제가 첨가된 전해연마액을 이용하여, 금속도금막을 전해연마하는 공정을 구비하는 금속막의 제조방법이다.

7. 发明公开

KR1019950003842A 표시소자용전극기판및그제조방법 失效
公开(公告)号：KR1019950003842A
公开(公告)日：1995-02-17
申请号：KR1019940017827
申请日：1994-07-23
申请人： 소니 주식회사
发明人： 세가와유지
IPC分类号： G02B5/20
摘要： 적층구조를 가진 표시소자용 기판의 내부응력을 완화한다.
표시소자용 전극기판은 수지층(1)과 바탕층(2)과 패터닝된 도전층(3)을 차례로 겹친 적층체를 포함한다.바탕층(2)는 스퍼터링에 의해 성막된 SiO
2 막(8)으로 이루어진다. 도전층(3)은 저온스퍼터링에 의해 성막된 제 1ITO막(9)과, 고온스퍼터링에 의해 성막된 제2ITO막(10)을 겹친 복합체로 이루어진다. SiO
2 막(8)은 영에 가까운 내부응력을 가지며, 제1ITO막(9)은 인장내부응력을 가지며 제2ITO막(10)은 이 인장내부응력을 상쇄가능한 압축내부응력을 가진다.

8. 发明授权

KR100780257B1 연마 방법, 연마 장치, 도금 방법 및 도금 장치 失效
标题翻译：抛光方法，抛光装置，电镀方法和电镀装置
公开(公告)号：KR100780257B1
公开(公告)日：2007-11-28
申请号：KR1020010058025
申请日：2001-09-19
申请人： 소니 주식회사
发明人： 사토슈조 , 세가와유지 , 요시오아키라 , 노가미타케시
IPC分类号： B24B1/00
CPC分类号： C25D5/02 , B24B37/042 , C25D5/04 , C25D7/123 , C25D17/001 , C25D21/12 , C25F3/16 , C25F7/00 , H01L21/2885 , H01L21/32115 , H01L21/3212 , H01L21/7684 , H01L21/76888
摘要： 본 발명은 잉여 구리막을 양호한 효율로 제거하여 초기 요철을 쉽게 평탄화할 수 있고, 아래에 위치된 층간 절연막에 대한 손상을 억제할 수 있는 연마 방법 및 연마 장치와, 평탄한 구리막을 증착할 수 있는 도금 방법 및 도금 장치에 관한 것이다. 연마 방법은 웨이퍼상의 막의 두께에 상당하는 데이터를 측정하는 단계와, 표면 보다 작은 캐소드 부재를 그 영역에 대향시키는 단계와, 표면과 캐소드 부재 사이에 전해액을 개재시키는 단계와, 캐소드로서 캐소드 부재를 사용하고, 애노드로서 상기 막을 사용하여 전압을 인가하는 단계와, 두께에 상당하는 데이터로부터 얻어진 막의 목표량이 제거될 때까지 전해 용리 또는 양극 산화와 킬레이트화 및 킬레이트막의 제거를 선택적으로 막의 돌출부들로부터 동한 영역에서 수행하는 단계와, 캐소드 부재를 다른 영역으로 이동하여 전체 표면에 걸쳐 상기 영역들을 평탄화하는 것을 반복하는 단계를 포함한다. 또한, 상술한 바의 역반응에 의해 도금이 수행된다.
양극 산화, 킬레이트화, 캐소드 부재, 연마, 돌출부

9. 发明公开

KR1020040033260A 반도체 장치의 제조 방법 无效
标题翻译：用于制造具有铜的金属线的半导体器件的方法
公开(公告)号：KR1020040033260A
公开(公告)日：2004-04-21
申请号：KR1020030070498
申请日：2003-10-10
申请人： 소니 주식회사
发明人： 호리꼬시히로시 , 세가와유지 , 노가미다께시
IPC分类号： H01L21/768
CPC分类号： H01L21/76877 , H01L21/288 , H01L21/76849 , H01L21/76873
摘要： PURPOSE: A method for fabricating a semiconductor device having metal lines containing copper is provided to restrain damage of wires in a catalytic process by using the metal lines including additions. CONSTITUTION: The first insulating layer is formed on a semiconductor substrate(10). A metal line(13a,13b) containing additions is formed on the first insulating layer. A barrier layer(12,15) is formed on the metal line in order to prevent the diffusion of elements of the metal line. The second insulating layer(16) is formed on the barrier layer. The additions are formed with elements for reducing corrosion of metal lines in the process for forming the barrier layer.
摘要翻译：目的：提供一种制造具有包含铜的金属线的半导体器件的方法，以通过使用包含添加的金属线来抑制催化过程中的电线损坏。构成：第一绝缘层形成在半导体衬底（10）上。在第一绝缘层上形成含有添加物的金属线（13a，13b）。在金属线上形成阻挡层（12,15），以防止金属线的元件的扩散。第二绝缘层（16）形成在阻挡层上。所述添加物由用于在形成阻挡层的过程中减少金属线的腐蚀的元件形成。

10. 发明公开

KR1020010091952A 반도체 소자의 제조 및 연마 방법, 및 연마 장치 有权
标题翻译：生产和抛光半导体器件和抛光装置的方法
公开(公告)号：KR1020010091952A
公开(公告)日：2001-10-23
申请号：KR1020010012287
申请日：2001-03-09
申请人： 소니 주식회사
发明人： 사토슈조 , 세가와유지 , 요시오아키라 , 오토리이히이즈 , 야스다젠야 , 이시하라마사오 , 노가미다케시 , 고마이나오키
IPC分类号： H01L21/302
CPC分类号： B24B37/042 , B23H5/08 , B24B37/046 , B24B37/16 , B24B37/26 , C25F3/30 , C25F7/00 , H01L21/3212 , H01L21/32125 , H01L21/7684 , H01L21/76843
摘要： PURPOSE: A method of production and a method of polishing a semiconductor device are provided to easily flatten an initial unevenness, excellent in efficiency of removal of an excess metal film, and to suppress damage to an interlayer insulation film below a metal film when flattening the metal film by polishing. CONSTITUTION: The method includes the steps of forming an interconnection groove in an insulation film formed on a substrate, stacking a copper film having unevenness on its surface corresponding to the step difference of the interconnection groove on the entire surface of the insulation film to bury the interconnection groove, interposing an electrolytic solution including a chelating agent between a cathode member and the copper film, applying a voltage between the cathode member functioning as a cathode and the copper film functioning as an anode to oxidize the surface of the copper film and form a chelate film of oxidized copper, selectively removing a projecting portion of the chelate film corresponding to unevenness of the copper film to expose the copper film of that projecting portion at its surface, and repeating the chelate film forming step and the above chelate film removing step until the projecting portion of the copper film is flattened.
摘要翻译：目的：提供一种生产方法和抛光半导体器件的方法，以容易地平坦化初始不均匀性，除去过量金属膜的效率优异，并且在将金属膜平坦化时抑制对金属膜下面的层间绝缘膜的损坏金属膜通过抛光。方案：该方法包括以下步骤：在形成在基板上的绝缘膜中形成互连槽，在绝缘膜的整个表面上堆叠具有与互连槽的台阶差相对应的表面上的不平坦的铜膜，以埋置互连槽，在阴极构件和铜膜之间插入包含螯合剂的电解液，在用作阴极的阴极构件和用作阳极的铜膜之间施加电压，以氧化铜膜的表面，形成氧化铜的螯合膜，选择性地除去与铜膜不均匀相对应的螯合膜的突出部分，以暴露其表面处的该突出部分的铜膜，并重复螯合膜形成步骤和上述螯合膜去除步骤直至铜膜的突出部分变平。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式