专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100655212B1 반도체 장치 및 그 제조 방법 有权
标题翻译：半导体器件及其生产方法
公开(公告)号：KR100655212B1
公开(公告)日：2006-12-08
申请号：KR1020000012723
申请日：2000-03-14
申请人： 소니 주식회사
发明人： 다구치미쓰루 , 고마이나오키
IPC分类号： H01L21/31
CPC分类号： H01L21/76843 , H01L21/76801 , H01L21/76808 , H01L21/76816 , H01L2221/1031 , H01L2221/1036
摘要： 홈배선에서 사용하는 질화 탄탈 등의 배리어 메탈층의 압축 응력에 의해 유기 절연체 재료가 변형되고, 홈배선에서 사용하는 홈이 변형되어, 홈 내에의 시드층의 형성이 불충분하게 되기 때문에 생기는 전해 도금에서의 도전체의 매입(埋入) 불량을 해결하여, 배선 신뢰성의 향상을 도모하는 것을 과제로 하고 있다.
기판(11) 상의 제2 절연막(15)에 형성한 홈(16)과, 그 홈(16)의 최소한 내벽에 형성한 배리어 메탈층(17)과, 그 배리어 메탈층(17)을 통해 홈(16)의 내부에 매입되어 이루어지는 홈배선(18)을 가지는 반도체 장치에 있어서, 홈배선(18)으로부터 소정 간격 이내의 제2 절연막(15)에 또한 그 홈(18)에 따라 연속적으로 또는 단속적으로 오목부(19)가 형성되어 있는 것이다.
기판, 제2 절연막, 홈, 배리어 메탈층, 홈배선.

2. 发明公开

KR1020020059852A 반도체 장치 및 그 제조방법 无效
公开(公告)号：KR1020020059852A
公开(公告)日：2002-07-13
申请号：KR1020027007433
申请日：2001-10-12
申请人： 소니 주식회사
发明人： 노가미다케시 , 고마이나오키 , 기토히데유키 , 다구치미츠루
IPC分类号： H01L21/28
摘要： 구리 배선과 캡막과의 계면에 있어서의 구리 확산을 억제하여 일렉트로마이그레이션 내성을 높여, 구리 배선의 신뢰성을 확보하는 것이 가능한 반도체 장치 및 그 제조방법을 제공한다. 본 발명의 반도체 장치는 기판(11) 상에 형성된 절연막(12)과, 이 절연막에 형성된 오목부(13)(예를 들면 홈)와, 오목부 내에 배리어층(14)을 통해 매입된 도전층(15)과, 도전층 측부에서 배리어층에 접속함과 동시에 오목부의 개구측에 있어서의 도전층을 피복하는 코발트 텅스텐 인 피막(16)을 구비한다.

3. 发明公开

KR1020050009273A 반도체장치의 제조방법 无效
公开(公告)号：KR1020050009273A
公开(公告)日：2005-01-24
申请号：KR1020047002091
申请日：2003-06-20
申请人： 소니 주식회사
发明人： 세가와유지 , 노가미다케시 , 호리코시히로시 , 고마이나오키
IPC分类号： H01L21/28
CPC分类号： H01L21/76849 , C23C18/1607 , C23C18/1637 , C23C18/1653 , C23C18/1831 , C23C18/50 , C25D3/58 , C25D5/02 , C25D7/123 , H01L21/02074 , H01L21/2855 , H01L21/288 , H01L21/2885 , H01L21/3212 , H01L21/76802 , H01L21/7681 , H01L21/76877 , H01L23/53238 , H01L23/53295 , H01L2924/0002 , H01L2924/00
摘要： 반도체장치의 고속화에 바람직한 고품질로 신뢰성이 높은 반도체장치를 실현하는 반도체장치의 제조방법을 제공한다.
본 발명에 관계되는 반도체장치의 제조방법은, 동을 포함하는 금속배선(9)상에 동 확산방지기능을 가지는 배리어막(7)을 형성하는 반도체장치의 제조방법에 있어서, 촉매금속(10)을 첨가한 전해도금액을 이용하여 전해도금을 행함으로써 촉매금속(10)을 함유한 상기 금속배선(2)을 형성하고, 상기 금속배선(2) 표면에 노출한 상기 촉매금속(10)을 촉매로서 무전해도금을 행함으로써 상기 금속배선(2)상에 동 확산방지기능을 가지는 배리어막(7)을 형성하는 것을 특징으로 한다.

4. 发明公开

KR1020010039854A 매입 배선의 형성방법 및 기체 처리장치 失效
标题翻译：形成互连和基板处理设备的方法
公开(公告)号：KR1020010039854A
公开(公告)日：2001-05-15
申请号：KR1020000050869
申请日：2000-08-30
申请人： 소니 주식회사 , 가부시키가이샤 고베 세이코쇼
发明人： 노가미다케시 , 고마이나오키 , 이케다고이치 , 기노시타다카시 , 스즈키고헤 , 가와카미노부유키 , 후쿠모토요시토
IPC分类号： H01L21/283
CPC分类号： H01L21/02126 , H01L21/02203 , H01L21/02216 , H01L21/02282 , H01L21/02304 , H01L21/02343 , H01L21/31695 , H01L21/76801 , H01L21/7682 , H01L21/76826 , H01L21/76885 , H01L2221/1047
摘要： PURPOSE: Provided is a method of forming a buried interconnection which has a high reliability and causes no damage or disconnections in interconnections and also causes no damage in an insulation film for filling a space between the interconnections and can have the space between the interconnections surely filled by an insulation material. CONSTITUTION: A method of forming a buried interconnection comprises a process of forming, on a substrate(11), interconnections(33) and a first insulation film for filling a space between the interconnections, a process of dissolving the first insulation film into a fluid, a process of replacing the fluid with a material solution(43) including a material for forming a second insulation film without bringing the interconnections(33) into contact with the air, and a process of drying the material solution after filling at least the space between the interconnections(33) with the second insulation film(44) gelled in the material solution, thereby forming a second insulation film at least between the interconnections(33).
摘要翻译：目的：提供一种形成埋置互连的方法，其具有高可靠性并且不会在互连中造成损坏或断开，并且也不会在用于填充互连之间的空间的绝缘膜中造成损坏，并且可以确保互连之间的空间通过绝缘材料。构成：形成掩埋互连的方法包括在衬底（11）上形成互连（33）和用于填充互连之间的空间的第一绝缘膜的工艺，将第一绝缘膜溶解在流体用包括用于形成第二绝缘膜的材料的材料溶液（43）来替换流体的过程，而不使互连（33）与空气接触，以及在填充至少空间之后干燥材料溶液的过程在与第二绝缘膜（44）的互连（33）之间凝胶化，从而形成至少在互连（33）之间的第二绝缘膜。

5. 发明公开

KR1020000035374A 상호 접속 구조 및 그 제조 방법 失效
标题翻译：互连结构和制造结构的方法
公开(公告)号：KR1020000035374A
公开(公告)日：2000-06-26
申请号：KR1019990049654
申请日：1999-11-10
申请人： 소니 주식회사
发明人： 고마이나오키 , 가도무라신고 , 다구치미쓰루 , 요시오아키라 , 미야모토다카아키
IPC分类号： H01L21/768
CPC分类号： H01L21/76844 , H01L21/76843 , H01L21/76847 , H01L21/76873 , H01L21/76877 , H01L21/76879
摘要： PURPOSE: An interconnection structure and a method for manufacturing the structure are provided to decrease an interconnection resistance and to make the operation speed higher by connecting the lower part of a metal material directly to a lower layer. CONSTITUTION: An interconnection structure includes an intaglio(13), a barrier metal layer(14), and metal material(15,16). The interconnection structure is coupled to a conduction material(12) formed on a dielectric layer(11). The intaglio(13) is formed on the dielectric layer(11). The barrier metal layer(14) is formed the side wall of the intaglio(13). The metal material(15,16) include metal buried in the intaglio(13) plurality of times. The metal material(15,16) and the conduction material(12) are coupled directly to each other.
摘要翻译：目的：提供一种互连结构和制造该结构的方法，以通过将金属材料的下部直接连接到下层来降低互连电阻并使操作速度更高。构成：互连结构包括凹版（13），阻挡金属层（14）和金属材料（15,16）。互连结构耦合到形成在电介质层（11）上的导电材料（12）。在电介质层（11）上形成凹版（13）。阻挡金属层（14）形成为凹版（13）的侧壁。金属材料（15,16）包括多次埋入凹版（13）中的金属。金属材料（15,16）和导电材料（12）彼此直接连接。

6. 发明授权

KR100741148B1 반도체 소자의 제조 및 연마 방법, 및 연마 장치 有权
标题翻译：生产和抛光半导体器件和抛光装置的方法
公开(公告)号：KR100741148B1
公开(公告)日：2007-07-20
申请号：KR1020010012287
申请日：2001-03-09
申请人： 소니 주식회사
发明人： 사토슈조 , 세가와유지 , 요시오아키라 , 오토리이히이즈 , 야스다젠야 , 이시하라마사오 , 노가미다케시 , 고마이나오키
IPC分类号： H01L21/302
CPC分类号： B24B37/042 , B23H5/08 , B24B37/046 , B24B37/16 , B24B37/26 , C25F3/30 , C25F7/00 , H01L21/3212 , H01L21/32125 , H01L21/7684 , H01L21/76843
摘要： 반도체 소자의 제조 및 연마 방법과, 연마 장치로서, 금속막의 초기 요철을 쉽게 평탄화할 수 있고, 여분의 금속막 제거 효율이 우수하며, 금속막을 연마에 의해 평탄화할 때, 금속막 아래의 층간 절연물에 대한 손상을 억제할 수 있다. 이 방법은 음극 부재와 구리막 사이에 킬레이트제를 포함한 전해액을 개재하는 공정과, 음극으로서의 음극 부재와 양극으로서의 구리막 사이에 전압을 인가하여, 구리막의 표면을 산화하고 산화된 구리의 킬레이트막을 형성하는 공정과, 구리막의 형상에 대응하는 킬레이트막의 돌출부를 제거하고, 그것의 표면에 구리막의 돌출부를 노출시키는 공정을 포함하며, 구리막의 돌출부가 평탄화될 때까지 상기 킬레이트막 형성 공정과 상기 킬레이트막 제거 공정을 반복한다.
전해 전원, 축 드라이버, 테이블 드라이버, 컨트롤러, 컨트롤 패널, 슬러리 공급부, 전해액 공급부, 반도체 기판, 층간 절연막, 배리어막, 시드막, 구리막, 킬레이트막, 음극 부재, 음극 전극, 양극 전극, 정반, 연마 패드, 절연체

7. 发明公开

KR1020070022367A 연마 장치 有权
标题翻译：磨料装置
公开(公告)号：KR1020070022367A
公开(公告)日：2007-02-26
申请号：KR1020070009902
申请日：2007-01-31
申请人： 소니 주식회사
发明人： 사토슈조 , 세가와유지 , 요시오아키라 , 오토리이히이즈 , 야스다젠야 , 이시하라마사오 , 노가미다케시 , 고마이나오키
IPC分类号： H01L21/304
摘要： 반도체 소자의 제조 및 연마 방법과, 연마 장치로서, 금속막의 초기 요철을 쉽게 평탄화할 수 있고, 여분의 금속막 제거 효율이 우수하며, 금속막을 연마에 의해 평탄화할 때, 금속막 아래의 층간 절연물에 대한 손상을 억제할 수 있다. 이 방법은 음극 부재와 구리막 사이에 킬레이트제를 포함한 전해액을 개재하는 공정과, 음극으로서의 음극 부재와 양극으로서의 구리막 사이에 전압을 인가하여, 구리막의 표면을 산화하고 산화된 구리의 킬레이트막을 형성하는 공정과, 구리막의 형상에 대응하는 킬레이트막의 돌출부를 제거하고, 그것의 표면에 구리막의 돌출부를 노출시키는 공정을 포함하며, 구리막의 돌출부가 평탄화될 때까지 상기 킬레이트막 형성 공정과 상기 킬레이트막 제거 공정을 반복한다.
전해 전원, 축 드라이버, 테이블 드라이버, 컨트롤러, 컨트롤 패널, 슬러리 공급부, 전해액 공급부, 반도체 기판, 층간 절연막, 배리어막, 시드막, 구리막, 킬레이트막, 음극 부재, 음극 전극, 양극 전극, 정반, 연마 패드, 절연체
摘要翻译：层间下制造和抛光的半导体装置，并且作为抛光装置的方法绝缘材料制成，可以很容易地平坦化，金属膜最初凸的，和，优良的多余的金属膜去除效率，当通过抛光的金属膜平坦化，金属膜可以抑制对表面的损害。施加阴极作为阴极构件和阳极作为铜薄膜之间的电压经由包含阴极构件和所述铜薄膜之间的螯合剂的电解质溶液以形成氧化的铜螯合物膜的铜膜表面的氧化的方法步骤然后除去与铜膜的形状对应的螯合膜的突起，使螯合膜的突起表面上的铜膜的突起露出，直到铜膜的突起被平坦化，重复这个过程。

8. 发明公开

KR1020020065562A 반도체 제조 장치 및 반도체 장치의 제조 방법 失效
标题翻译：半导体制造装置及半导体装置的制造方法
公开(公告)号：KR1020020065562A
公开(公告)日：2002-08-13
申请号：KR1020027007480
申请日：2001-10-12
申请人： 소니 주식회사
发明人： 노가미다케시 , 고마이나오키
IPC分类号： H01L21/28
摘要： 구리 배선 프로세스에 있어서의 도금 공정, 어닐링 공정, 3개의 CMP 공정 등의 복수 공정을 하나의 제조 장치에서 행함으로써 TAT 단축을 도모함과 동시에, CMP 공정을 타공정으로 치환함으로써 소모재의 비용을 억제하는 것이 가능한 반도체 제조 장치를 제공한다. 본 발명의 장치는 기판(91)이 전해 도금되는 전해 도금 챔버(11)와, 기판이 전해 연마되는 전해 연마 챔버(21)와, 전해 도금 챔버에 대한 기판의 반입 반출 및 전해 연마 챔버에 대한 기판의 반입 반출을 행하는 반송장치(83)를 설치한 것으로, 전해 도금 챔버와 전해 연마 챔버의 각각에 접속된 반송 챔버(81)를 구비한다. 더욱이, 반송 챔버에는 무전해 도금 챔버, 어닐링 챔버, 액 처리 챔버 등을 접속하는 것도 가능하다.

9. 发明公开

KR1020010112653A 반도체 디바이스의 제조 방법 失效
公开(公告)号：KR1020010112653A
公开(公告)日：2001-12-20
申请号：KR1020010033171
申请日：2001-06-13
申请人： 소니 주식회사
发明人： 고마이나오키 , 노가미다케시 , 기토히데유키 , 다구치미츠루
IPC分类号： H01L21/3205
摘要： 본 발명은 전해연마법을 웨이퍼 프로세스에 도입하는 경우의 과제로 되어 있었던, 전극이 접촉하게 되어 전해연마액과의 접촉이 방지되는 부분에 남아 있었던 잔류 도금 시드층에 의해 생기는 베이스 부재 상의 단차를 제거할 수 있는 반도체 장치의 제조 방법을 제공하는 것이다. 이 방법은 베이스 부재 상에 도금 시드층을 형성하는 단계와, 도금 프로세스에 의해 베이스 부재의 외주부를 제외한 영역에서 도금 시드층 상에 도금막을 형성하는 단계와, 도금막을 전해액 연마 프로세스에 의해 도금 시드층과 함께 연마하는 단계와, 베이스 부재의 외주부에 남아있는 도금 시드층을 선택적으로 제거하는 단계를 포함한다.

10. 发明授权

KR100815829B1 반도체 디바이스의 제조 방법 失效
标题翻译：制造半导体器件的方法
公开(公告)号：KR100815829B1
公开(公告)日：2008-03-24
申请号：KR1020010033171
申请日：2001-06-13
申请人： 소니 주식회사
发明人： 고마이나오키 , 노가미다케시 , 기토히데유키 , 다구치미츠루
IPC分类号： H01L21/3205
摘要： 본 발명은 전해 연마법을 웨이퍼 공정에 도입하는 경우의 과제로 되어 있었던, 전극이 접촉하게 되어 전해 연마액과의 접촉이 방지되는 부분에 남아 있었던 잔류 도금 시드층에 의해 생기는 베이스 부재 상의 단차를 제거할 수 있는 반도체 디바이스의 제조 방법을 제공하는 것이다. 이 방법은 베이스 부재 상에 도금 시드층을 형성하는 단계와, 도금 공정에 의해 베이스 부재의 외주부(outer peripheral portion)를 제외한 영역에서 도금 시드층 상에 도금막을 형성하는 단계와, 도금막을 전해액 연마 공정에 의해 도금 시드층과 함께 연마하는 단계와, 베이스 부재의 외주부에 남아있는 도금 시드층을 선택적으로 제거하는 단계를 포함한다.
전해 연마법, 웨이퍼 공정, 잔류 도금 시드층
摘要翻译：本发明的电解抛光，以除去所造成的残留镀敷种子层在基座部件上的步骤是，当引入该晶片处理的电极是在接触，这一直是被输送的问题留在接触抛光溶液的防止部和一种制造半导体器件的方法。该方法和镀膜电解质抛光处理，以形成在该区域涂覆在电镀晶种层上，除了由阶梯基部构件的外周部（外周部），并形成在基部构件上的电镀籽晶层的镀敷工序的膜用电镀籽晶层抛光籽晶层;以及选择性地去除残留在基底元件外周上的电镀籽晶层。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式