专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020080069926A 마이크로렌즈를 형성하기 위한 다단식의 리소그래피를이용한 그레이스케일 레티클의 제조 방법 失效
标题翻译：使用步进成像技术制作微粒的方法
公开(公告)号：KR1020080069926A
公开(公告)日：2008-07-29
申请号：KR1020080007294
申请日：2008-01-23
申请人： 샤프 가부시키가이샤
发明人： 오노요시 , 울리치브루스디 , 가오웨이
IPC分类号： H01L27/146
CPC分类号： G03F7/0005 , G03F1/50
摘要： A method for fabricating a grayscale reticle using step-over lithography for shaping microlens are provided to manufacture the microlens of almost 100% fill factors with a reasonable cost, using the grayscale reticle. A method for fabricating a grayscale reticle comprising the steps of; preparing a quartz wafer substrate(12); depositing an SRO(Silicon Rich Oxide) layer on the top surface of the quartz substrate(14); patterning/etching the SRO layer to form an initial microlens pattern using step-over lithography(16); patterning/etching the SRO layer to form a recessed pattern in the SRO(18); depositing an opaque film on the SRO layer(20); patterning and etching the opaque film; depositing/planarizing a planarizing layer(22,24); cutting the quartz wafer into rectangular pieces sized to be smaller than a selected blank reticle(26); and bonding a piece of the quartz wafer to the selected reticle blank to form a grayscale reticle(30). The scratch protective layer is removed from the quartz wafer(28).
摘要翻译：提供了使用用于成形微透镜的分层光刻制造灰度标线的方法，以合理的成本利用灰度标线制造几乎100％填充因子的微透镜。一种制造灰度标线的方法，包括以下步骤：制备石英晶片衬底（12）; 在石英衬底（14）的顶表面上沉积SRO（富氧氧化物）层; 图案化/蚀刻SRO层以形成使用分步光刻的初始微透镜图案（16）; 图案化/蚀刻SRO层以在SRO（18）中形成凹陷图案; 在SRO层（20）上沉积不透明膜; 图案化和蚀刻不透明膜; 沉积/平坦化平坦化层（22,24）; 将石英晶片切割成尺寸小于所选择的空白掩模版（26）的矩形块; 以及将一片石英晶片接合到所选择的掩模版坯料上以形成灰度标线板（30）。从石英晶片（28）去除划痕保护层。

2. 发明授权

KR100521709B1 실리콘 웨이퍼의 저온 산화 방법 및 그 장치 失效
标题翻译：在低温下氧化硅波的方法及其设备的方法
公开(公告)号：KR100521709B1
公开(公告)日：2005-10-14
申请号：KR1020030029430
申请日：2003-05-09
申请人： 샤프 가부시키가이샤
发明人： 오노요시 , 힐레이 , 버그홀저마크
IPC分类号： H01L21/31
CPC分类号： C30B29/06 , C23C8/10 , C23C8/36 , C30B33/005 , H01L21/02238 , H01L21/02255 , H01L21/31662
摘要： 본 발명은, 진공 챔버에 실리콘 웨이퍼를 위치시키는 단계; 실리콘 웨이퍼를 약 실온 내지 400 ℃ 사이의 온도로 유지하는 단계; 진공 챔버에 N
2 O, NO, O
2 , 및 O
3 로 이루어진 산화 가스의 그룹으로부터 선택되는 산화 가스를 주입하는 단계; 및 산화 가스 및 실리콘 웨이퍼를 엑시머 램프로부터 방출된 광으로 조사하여, 반응성 산소 종을 생성하고, 실리콘 웨이퍼 상에 산화층을 형성하는 단계를 포함하고, 산화층을 형성하는 단계가 산화 가스를 광분해하는 단계와, 실리콘 웨이퍼로부터 광전자를 방출하는 단계를 포함하여, 광전자와 산화 가스가 서로 반응하도록 하는 실리콘 웨이퍼의 저온 산화 방법을 제공한다.

3. 发明授权

KR100498104B1 울트라-쉘로우 정션에 사용되는 이리듐을 포함하는, 열안정성이 높은 니켈 실리사이드 및 그 제조방법 失效
标题翻译：含铱的镍硅化物用于具有高热稳定性的超浅结和其制造方法
公开(公告)号：KR100498104B1
公开(公告)日：2005-07-01
申请号：KR1020020024226
申请日：2002-05-02
申请人： 샤프 가부시키가이샤
发明人： 마저셴 , 오노요시 , 장펭얀
IPC分类号： H01L21/336
CPC分类号： H01L21/28518
摘要： 집적회로 장치 및 이를 제조하는 방법은 이리듐 인터레이어를 가지고 제조되는 실리콘 기판상에 니켈 실리사이드를 포함한다. 실시예에서, 상기 방법은 규화(silicidation) 작용 전에 Si층사이에 이리듐(Ir) 계면레이어를 증착하는 것을 포함한다. 열안정성은 얇은 이리듐층을 첨가함으로써 상당히 개선된다. 이것은 850℃의 어닐링 후에 울트라-쉘로우 정션의 낮은 정션 누설 전류 및 실리사이드의 낮은 시트저항에 의하여 나타난다.

4. 发明公开

KR1020030094501A 실리콘 웨이퍼의 저온 산화 방법 및 그 장치 失效
标题翻译：硅片的低温氧化方法和装置
公开(公告)号：KR1020030094501A
公开(公告)日：2003-12-12
申请号：KR1020030029430
申请日：2003-05-09
申请人： 샤프 가부시키가이샤
发明人： 오노요시 , 힐레이 , 버그홀저마크
IPC分类号： H01L21/31
CPC分类号： C30B29/06 , C23C8/10 , C23C8/36 , C30B33/005 , H01L21/02238 , H01L21/02255 , H01L21/31662
摘要： 본 발명은, 진공 챔버에 실리콘 웨이퍼를 위치시키는 단계; 실리콘 웨이퍼를 약 실온 내지 400 ℃ 사이의 온도로 유지하는 단계; 진공 챔버에 N
2 O, NO, O
2 , 및 O
3 로 이루어진 산화 가스의 그룹으로부터 선택되는 산화 가스를 주입하는 단계; 및 산화 가스 및 실리콘 웨이퍼를 엑시머 램프로부터 방출된 광으로 조사하여, 반응성 산소 종을 생성하고, 실리콘 웨이퍼 상에 산화층을 형성하는 단계를 포함하고, 산화층을 형성하는 단계가 산화 가스를 광분해하는 단계와, 실리콘 웨이퍼로부터 광전자를 방출하는 단계를 포함하여, 광전자와 산화 가스가 서로 반응하도록 하는 실리콘 웨이퍼의 저온 산화 방법을 제공한다.

5. 发明授权

KR100389279B1 듀얼 게이트 ＣＭＯＳ 소자용의 질소가 주입된 매우 얇은 게이트산화물의 형성 방법 失效
标题翻译： 듀얼게이트CMOS소자용의질소가주입된매우얇은게이트산화물의형성방듀얼
公开(公告)号：KR100389279B1
公开(公告)日：2003-06-27
申请号：KR1019990006656
申请日：1999-02-27
申请人： 샤프 가부시키가이샤 , 샤프 마이크로일렉트로닉스 테크놀러지 인코포레이티드
发明人： 오노요시 , 마얀준
IPC分类号： H01L21/334
CPC分类号： H01L21/28185 , H01L21/28202 , H01L29/511 , H01L29/518
摘要： A method of forming a nitrogen-implanted gate oxide in a semiconductor device includes preparing a silicon substrate; forming an oxide layer on the prepared substrate; and implanting N+ or N2+ ions into the oxide layer in a plasma immersion ion implantation apparatus.
摘要翻译：一种在半导体器件中形成注入氮的栅极氧化物的方法包括：准备硅衬底; 在准备的衬底上形成氧化物层; 以及在等离子体浸没离子注入装置中将N +或N2 +离子注入到氧化物层中。

6. 发明公开

KR1020020005432A 도핑된 지르코늄, 또는 지르코늄 유사 유전막 트랜지스터구조물 및 이의 퇴적 방법 无效
标题翻译： DOPED ZIRCONIA，包含ZIRCONIA-LIKE电介质膜的晶体管结构及其沉积方法
公开(公告)号：KR1020020005432A
公开(公告)日：2002-01-17
申请号：KR1020010038713
申请日：2001-06-30
申请人： 샤프 가부시키가이샤
发明人： 마얀준 , 오노요시
IPC分类号： H01L29/78
CPC分类号： H01L21/28185 , C23C14/083 , C23C16/405 , H01L21/28194 , H01L21/28211 , H01L21/31604 , H01L21/31641 , H01L21/31645 , H01L28/56 , H01L29/513 , H01L29/517
摘要： PURPOSE: A high dielectric film is to provide a dielectric layer having a high dielectric constant such that the dielectric layer is doped with divalent or trivalent transition metal, by varying electron affinity to change the height of an electron or hole. CONSTITUTION: A doped metal is prepared. One of a group of zirconium and hafnium is selected. A thin film has a high dielectric constant regarding silicon dioxide including oxygen that forms a high dielectric thin film. The doped metal is a trivalent metal selected from a group composed of aluminum, scandium, lanthanum and yttrium, or is a divalent metal selected from a group composed of calcium and strontium. The thin film has a thickness from 20 to 200 angstrom and a dielectric constant of 10-25.
摘要翻译：目的：高电介质膜是通过改变电子亲和力来改变电子或空穴的高度，提供具有高介电常数的电介质层，从而使电介质层掺杂二价或三价过渡金属。构成：制备掺杂金属。选择一组锆和铪。关于形成高电介质薄膜的包括氧的二氧化硅，薄膜具有高介电常数。掺杂金属是选自由铝，钪，镧和钇组成的组中的三价金属，或者是选自钙和锶组成的组的二价金属。薄膜的厚度为20〜200埃，介电常数为10〜25。

7. 发明授权

KR100457501B1 (100)면의 실리콘 상의 에피텍시얼 니켈 실리사이드 또는 비결정 실리콘 상의 안정된 니켈 실리사이드를 포함하는 소자 및 그 제조방법 失效
标题翻译：（100）면의실리콘상의에피텍시얼니켈실리사이드또는비결정실리콘상의안정된니켈실리사이드를포함소및및그제조방（
公开(公告)号：KR100457501B1
公开(公告)日：2004-11-17
申请号：KR1020020026425
申请日：2002-05-14
申请人： 샤프 가부시키가이샤
发明人： 마저셴 , 트위트더글라스제임스 , 오노요시 , 장펭얀 , 슈솅텡
IPC分类号： H01L21/24
CPC分类号： H01L21/28518 , H01L29/456
摘要： An integrated circuit device, and a method of manufacturing the same, comprises an epitaxial nickel silicide on (100) Si, or a stable nickel silicide on amorphous Si, fabricated with a cobalt interlayer. In one embodiment the method comprises depositing a cobalt (Co) interface layer between the Ni and Si layers prior to the silicidation reaction. The cobalt interlayer regulates the flux of the Ni atoms through the cobalt/nickel/silicon alloy layer formed from the reaction of the cobalt interlayer with the nickel and the silicon so that the Ni atoms reach the Si interface at a similar rate, i.e., without any orientation preference, so as to form a uniform layer of nickel silicide. The nickel silicide may be annealed to form a uniform crystalline nickel disilicide. Accordingly, a single crystal nickel silicide on (100) Si or on amorphous Si is achieved wherein the nickel silicide has improved stability and may be utilized in ultra-shallow junction devices.
摘要翻译：一种集成电路器件及其制造方法，包括在（100）Si上的外延硅化镍，或在非晶Si上的稳定的镍硅化物，其由钴夹层制造。在一个实施例中，该方法包括在硅化反应之前在Ni和Si层之间沉积钴（Co）界面层。钴中间层调节Ni原子通过由钴中间层与镍和硅反应形成的钴/镍/硅合金层的通量，使得Ni原子以相似的速率到达Si界面，即没有任何方向偏好，以形成均匀的镍硅化物层。硅化镍可以退火以形成均匀的结晶二硅化镍。因此，在（100）Si或非晶Si上实现单晶硅化镍，其中硅化镍具有改善的稳定性，并可用于超浅结装置中。

8. 发明公开

KR1020040077570A 산화물 박막의 원자층 증착 失效
标题翻译：将氧化物薄膜的原子层沉积到沉积氧化铪层的方法
公开(公告)号：KR1020040077570A
公开(公告)日：2004-09-04
申请号：KR1020040013705
申请日：2004-02-27
申请人： 샤프 가부시키가이샤
发明人： 콘리존에프주니어 , 오노요시 , 솔란키라젠드라
IPC分类号： H01L21/205
CPC分类号： C30B25/14 , C30B25/02 , C30B29/16
摘要： PURPOSE: A method for depositing an atomic layer of an oxide thin film is provided to deposit a hafnium oxide layer by using a nitrates ligand in the first hafnium precursor as an oxidizing agent with respect to the second hafnium precursor. CONSTITUTION: A hafnium nitrates-containing precursor is introduced. The hafnium nitrates-containing precursor is purged. A hafnium-containing precursor is introduced. The hafnium-containing precursor is purged. In the hafnium nitrates-containing precursor, a partial nitrates ligand is replaced by a substituent R. The substituent R is selected from a group of hydrogen, oxygen, oxynitrates, hydroxyl, aromatic, amine, alkyl, silyl, alkoxide, diketone and a composition thereof.
摘要翻译：目的：提供沉积氧化物薄膜的原子层的方法，通过使用第一铪前体中的硝酸盐配体作为氧化剂相对于第二铪前体沉积氧化铪层。构成：介绍含硝酸铪前体。清除含有硝酸铪的前体。引入含铪的前体。清除含铪前体。在含有硝酸铪的前体中，部分硝酸酯配体被取代基R取代。取代基R选自氢，氧，硝酸盐，羟基，芳族，胺，烷基，甲硅烷基，醇盐，二酮和组合物它们。

9. 发明公开

KR1020040066040A 금속 게이트 스택 제어에 의한 ＭＯＳＦＥＴ 임계 전압 동조 失效
标题翻译：通过金属栅极堆栈的控制控制MOSFET晶体管的栅极电压和工作功能
公开(公告)号：KR1020040066040A
公开(公告)日：2004-07-23
申请号：KR1020040003129
申请日：2004-01-15
申请人： 샤프 가부시키가이샤
发明人： 가오웨이 , 오노요시
IPC分类号： H01L21/336 , B82Y40/00
CPC分类号： H01L29/4958 , H01L21/28079 , H01L21/823842
摘要： PURPOSE: A control of MOSFET(Metal Oxide Semiconductor Field Effect Transistor) threshold voltage using a control of a metal gate stack is provided to adjust a threshold voltage of MOSFET using a metal gate stack. CONSTITUTION: A MOSFET(600) transistor has a metal gate stack. A gate oxide layer(602,604) is formed on a channel region. A first metal layer(610) having a first thickness is formed on the gate oxide layer. A second metal layer(614) having a second thickness is formed on the first metal layer. A gate work function is established according to the combination of the first thickness of the first metal layer and the second thickness of the second metal layer.
摘要翻译：目的：提供使用金属栅极堆叠的控制的MOSFET（金属氧化物半导体场效应晶体管）阈值电压的控制，以使用金属栅极堆叠来调整MOSFET的阈值电压。构成：MOSFET（600）晶体管具有金属栅极堆叠。在沟道区上形成栅氧化层（602,604）。在栅氧化层上形成具有第一厚度的第一金属层（610）。在第一金属层上形成具有第二厚度的第二金属层（614）。根据第一金属层的第一厚度和第二金属层的第二厚度的组合建立浇口功函数。

10. 发明公开

KR1020030033995A ＭＤＤ 와 선택적 ＣＶＤ 실리사이드를 갖는 디프서브미크론 ＣＭＯＳ 소스/드레인 제조방법 失效
标题翻译：用于制备具有中等浓度的漏斗和选择性化学气相沉积硅酸盐的深层次微米补充金属氧化物半导体源/排水的方法
公开(公告)号：KR1020030033995A
公开(公告)日：2003-05-01
申请号：KR1020020064856
申请日：2002-10-23
申请人： 샤프 가부시키가이샤
发明人： 이구찌가쯔지 , 수성텅 , 오노요시 , 마저-센
IPC分类号： H01L27/092
摘要： PURPOSE: A method for fabricating a deep sub-micron complementary-metal-oxide-semiconductor(CMOS) source/drain with a moderately-doped drain(MDD) and selective chemical vapor deposition(CVD) silicide is provided to improve an advantage when a substrate increases in size by making a process time interval uniform regardless of a wafer region. CONSTITUTION: A substrate(12) is prepared to contain a conductive region having device active areas therein. A gate electrode is formed on the active areas. A gate electrode sidewall insulation layer(22,24) is deposited on each gate electrode. Ions of the first type are implanted to form a source region and a drain region in one active area. Ions of the second type are implanted to form a source region and a drain region in the other active area.
摘要翻译：目的：提供一种用于制造具有中等掺杂漏极（MDD）和选择性化学气相沉积（CVD）硅化物）的深亚微米互补金属氧化物半导体（CMOS）源极/漏极的方法，以在衬底通过使处理时间间隔均匀而不考虑晶片区域而增加尺寸。构成：准备衬底（12）以容纳其中具有器件有源区的导电区域。在有源区上形成栅电极。栅电极侧壁绝缘层（22,24）沉积在每个栅电极上。植入第一类型的离子以在一个有效区域中形成源极区域和漏极区域。植入第二类型的离子以在另一个有效区域中形成源极区域和漏极区域。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式