专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020140091203A 반도체의 잔류 응력 제거장치 및 잔류 응력 제거방법 审中-实审
标题翻译：降低半导体残留应力的装置和方法
公开(公告)号：KR1020140091203A
公开(公告)日：2014-07-21
申请号：KR1020130003118
申请日：2013-01-10
申请人： 삼성전자주식회사 , 한양대학교 산학협력단
发明人： 박재동 , 김학성 , 이정삼 , 전은범 , 진호태
IPC分类号： H01L21/268
CPC分类号： H01L21/67115 , H01L21/2686 , H01L21/68
摘要： Disclosed are an apparatus and a method for removing residual stress of a semiconductor chip using an IPL annealing technology. The apparatus for reducing a residual stress of a semiconductor chip according to the present invention includes: a stage for supporting a semiconductor wafer to remove a residual stress generated in a semiconductor manufacturing process; an IPL irradiation unit which is disposed to approach the stage or be spaced apart from the stage and irradiates intense pulsed light (IPL) to reduce the residual stress; and an alignment unit for controlling the relative positions of the semiconductor wafer supported by the stage and the IPL irradiation unit. Therefore, the residual stress of a semiconductor can be removed in a normal temperature and an atmospheric pressure condition, can be reduced in a short time while reducing a possibility of element deformation in comparison with the related art, and the strength of a semiconductor can be improved due to the removal of the residual stress.
摘要翻译：公开了使用IPL退火技术去除半导体芯片的残余应力的装置和方法。根据本发明的用于减小半导体芯片的残余应力的装置包括：用于支撑半导体晶片以消除在半导体制造工艺中产生的残余应力的平台; IPL照射单元，其被设置为接近平台或与舞台间隔开并照射强脉冲光（IPL）以减少残余应力; 以及对准单元，用于控制由载物台和IPL照射单元支撑的半导体晶片的相对位置。因此，与现有技术相比，可以在短时间内减少半导体的残余应力，同时减少元件变形的可能性，半导体的强度可以是由于去除了残余应力而得到改善。

2. 发明公开

KR1020140010508A 연배열 인쇄 회로 기판 无效
标题翻译：系列印刷电路板
公开(公告)号：KR1020140010508A
公开(公告)日：2014-01-27
申请号：KR1020120076196
申请日：2012-07-12
申请人： 삼성전자주식회사
发明人： 김영훈 , 정종욱 , 이정삼 , 최현석
IPC分类号： H05K1/02 , H01R12/71
CPC分类号： H05K1/18 , G11C5/025 , G11C29/08 , G11C29/32 , G11C29/54 , H05K1/0268 , H05K3/0097 , H05K2201/0979 , H05K2201/10159
摘要： The present invention relates to a serially arranged printed circuit board. The serially arranged printed circuit board comprises a printed circuit board main body and a connector connected to the printed circuit board main body and exchanging signals with an outer device. The printed circuit board main body comprises a plurality of semiconductor areas on which a plurality of semiconductors is individually formed and a dummy area including a plurality of conductive patterns electrically connecting the connector and the semiconductor areas. The conductive patterns are individually formed on two or more multi-layers.
摘要翻译：本发明涉及一种串行排列的印刷电路板。串行布置的印刷电路板包括印刷电路板主体和连接到印刷电路板主体的连接器，并与外部装置交换信号。印刷电路板主体包括多个半导体区域，多个半导体单独形成在其上，并且具有包括电连接连接器和半导体区域的多个导电图案的虚拟区域。导电图案分别形成在两层或多层上。

3. 发明公开

KR1020120043933A 반도체 장치의 제조방법 无效
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020120043933A
公开(公告)日：2012-05-07
申请号：KR1020100105240
申请日：2010-10-27
申请人： 삼성전자주식회사
发明人： 김군우 , 김희석 , 이동춘 , 이정삼 , 이성수
IPC分类号： H01L21/304 , H01L21/301
CPC分类号： H01L21/78 , B23K26/0057 , B23K26/364 , B23K26/40 , B23K2203/50 , H01L21/67092 , H01L2224/0401 , H01L2224/04042 , H01L2224/16227 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2224/94 , H01L2924/00012 , H01L2224/03 , H01L2224/11
摘要： PURPOSE: A manufacturing method of a semiconductor device is provided to improve productivity by performing a dicing process before performing a grinding process. CONSTITUTION: A groove is formed on the upper surface of a loaded semiconductor wafer(S110a). A modified region is formed inside of the loaded semiconductor wafer(S110b). The semiconductor wafer in which the groove and the modified region are formed is unloaded from a wafer chuck(S120). The lower surface of the unloaded semiconductor wafer is grinded(S130). A plurality of unit chips is formed by dividing the semiconductor wafer along the groove and the modified region(S140).
摘要翻译：目的：提供半导体器件的制造方法，以在进行研磨处理之前通过执行切割处理来提高生产率。构成：在加载的半导体晶片的上表面上形成凹槽（S110a）。在加载的半导体晶片内形成改质区（S110b）。其中形成有槽和改质区域的半导体晶片从晶片卡盘卸载（S120）。研磨未加载半导体晶片的下表面（S130）。通过沿着沟槽和改质区域分割半导体晶片来形成多个单位芯片（S140）。

4. 发明公开

KR1020060070844A 공기 배출 통로를 갖는 리드프레임 无效
标题翻译：具有空气通道的LEADFRAME
公开(公告)号：KR1020060070844A
公开(公告)日：2006-06-26
申请号：KR1020040109654
申请日：2004-12-21
申请人： 삼성전자주식회사
发明人： 이정삼
IPC分类号： H01L23/495
CPC分类号： H01L23/49541 , H01L23/28 , H01L23/49517
摘要： 본 발명은 실장되는 반도체 칩의 전기적인 경로를 형성하는 복수의 내부 리드들과 각각의 상기 내부 리드와 일체형으로 형성되는 외부 리드들을 포함하며, 상기 내부 리드들을 포함한 소정 영역이 반도체 칩 실장 후에 몰딩 영역으로써 제공되는 리드프레임으로서, 상기 몰딩 영역의 외측에서 상기 몰딩 영역에 인접하여 몰딩 공정의 진행 중에 상기 몰딩 영역 내의 공기를 배출하는 공기 배출 통로(air vent path)가 형성되어 있는 것을 특징으로 한다. 이에 따르면, 몰딩 공정의 진행 중에 발생되는 공기를 효과적으로 배출하여 플래시의 발생을 억제할 수 있다. 또한 공기와 함께 배출되는 에폭시 몰딩 컴파운드를 소정 위치로 유도함으로써 리드프레임 표면에 플래시가 발생되지 않는다. 이에 따라 몰딩 공정 이후의 후속 공정에서 플래시로 인한 공정 불량 발생을 최소화할 수 있다.
리드프레임, 에어 벤트, 몰딩, 금형, 플래시, 에폭시 몰딩 컴파운드

5. 发明公开

KR1019990076214A 금형 교체용 지그장치 无效
标题翻译：用于模具更换的夹具装置
公开(公告)号：KR1019990076214A
公开(公告)日：1999-10-15
申请号：KR1019980010972
申请日：1998-03-30
申请人： 삼성전자주식회사
发明人： 이정삼 , 장환영
IPC分类号： H01L21/56
摘要： 본 발명에 금형 교체용 지그장치가 개시된다.
하판 부재와, 상판 부재와, 금형을 안착시켜 이동시키기 위한 금형이동 부재와, 상판 및 하판 부재 사이에 설치되어 상판 부재를 승하강시키는 승하강 수단 및 금형이동 판부재의 상부면에 설치되어 금형을 탑재하기 위한 금형 탑재수단을 포함하여 구성된다.
따라서, 금형수납 박스로부터 최단거리에서 장착과 착탈을 할 수 있게 되어 고온인 금형을 착탈할 때 화상을 입을 염려와 무거운 중량의 금형으로 인해 작업자가 부상을 입게되는 염려 등을 하지 않아도 됨은 물론 금형의 교체 높이가 작업자의 어깨 높이에 있지 않기 때문에 금형 교체 작업이 전반적으로 편리해지게 된다.

6. 发明公开

KR1019980035198A 반도체 칩 패키지 몰딩 장치 失效
标题翻译：半导体芯片封装成型装置
公开(公告)号：KR1019980035198A
公开(公告)日：1998-08-05
申请号：KR1019960053475
申请日：1996-11-12
申请人： 삼성전자주식회사
发明人： 이정삼 , 장환영 , 이상원 , 김태혁
IPC分类号： H01L21/56
摘要： 상부 캐비티가 형성되어 있는 상부 금형; 하부 캐비티가 형성되어 있는 하부 금형; 상기 상부 금형과 하부 금형중 적어도 어느 하나에 형성되어 있는 홈의 형태의 러너; 및 상기 러너가 형성되어 있는 금형에 형성되어 있으며 상기 러너의 저면보다 돌출되어 있는 게이트; 를 갖는 반도체 칩 패키지의 몰딩 장치에 있어서, 상기 러너와 대향하는 금형에 삽입홈이 형성되어 있으며, 상기 삽입홈에 상기 금형보다 기계적 강도가 큰 피이스가 결합되어 있는 것을 특징으로 하는 반도체 칩 패키지 몰딩 장치를 제공함으로써, 몰딩 금형에서 에폭시 수지 봉지재의 흐름으로 인하여 발생되는 마모를 방지할 수 있을뿐만 아니라 마모가 발생되었더라도 간단한 교체 작업을 통하여 마모된 부분을 쉽게 교체할 수 있도록 하여 반도체 칩 패키지 몰딩 장치의 편리성 및 경제성을 향상시키는 효과가 있다.

7. 发明公开

KR1020040011776A 본딩 와이어 손상 방지형 반도체 칩 패키지 无效
标题翻译：用于防止接合线损坏的半导体芯片包装
公开(公告)号：KR1020040011776A
公开(公告)日：2004-02-11
申请号：KR1020020044891
申请日：2002-07-30
申请人： 삼성전자주식회사
发明人： 이정삼
IPC分类号： H01L21/60
CPC分类号： H01L2224/05554 , H01L2224/45144 , H01L2224/48091 , H01L2224/49 , H01L2224/49171 , H01L2224/49179 , H01L2924/181 , H01L2924/00014 , H01L2924/00012 , H01L2924/00
摘要： PURPOSE: A semiconductor chip package for preventing damage of a bonding wire is provided to prevent the damage of the bonding wire by maintaining uniformly the flow of a liquefied molding material. CONSTITUTION: A semiconductor chip package for preventing damage of a bonding wire includes a semiconductor chip(200), a die pad(210), a plurality of inner leads(230), and a molding material. A plurality of bonding pads(204) are formed on an active region of the semiconductor chip(200). The semiconductor chip is adhered on the die pad(210). A plurality of tie bars(220) are formed on each of the die pad. The inner leads(230) are installed between the tie bars(220). The inner leads are electrically connected to the bonding pad(210) through a bonding wire(250). The molding material is used for sealing the semiconductor chip, the die pad, and the inner leads.
摘要翻译：目的：提供用于防止接合线损坏的半导体芯片封装，以通过均匀地维持液化的模制材料的流动来防止接合线的损坏。构成：用于防止接合线损坏的半导体芯片封装包括半导体芯片（200），芯片焊盘（210），多个内引线（230）和成型材料。多个接合焊盘（204）形成在半导体芯片（200）的有源区上。半导体芯片粘附在芯片焊盘（210）上。在每个芯片焊盘上形成多个连接条（220）。内引线（230）安装在连接杆（220）之间。内部引线通过接合线（250）电连接到接合焊盘（210）。成型材料用于密封半导体芯片，芯片焊盘和内部引线。

8. 发明公开

KR1020030049844A 반도체 패키지 냉각 클램프 无效
标题翻译：半导体封装冷却夹
公开(公告)号：KR1020030049844A
公开(公告)日：2003-06-25
申请号：KR1020010080173
申请日：2001-12-17
申请人： 삼성전자주식회사
发明人： 이정삼
IPC分类号： H01L21/50
摘要： PURPOSE: A semiconductor package cooling clamp is provided to be capable of minimizing the warpage of a semiconductor package when cooling the semiconductor package after a package molding process. CONSTITUTION: A semiconductor package cooling clamp is provided with an upper plate and a lower plate(400) installed on the upper and lower portion of a semiconductor package(200) for supporting the upper and lower portion of the semiconductor package when cooling the semiconductor package, and driving rods(310,410) for supporting and pressing the outer surfaces of the upper and lower plate by using an outer driving source. The upper and lower plate include a plurality of cooling holes(320,420) for transmitting cooling air to the semiconductor package(200), respectively.
摘要翻译：目的：提供半导体封装冷却夹具，以便在封装模制工艺后冷却半导体封装时能够最小化半导体封装的翘曲。构成：半导体封装冷却夹具设置有安装在半导体封装（200）的上部和下部的上板和下板（400），用于在冷却半导体封装时支撑半导体封装的上部和下部，以及用于通过使用外部驱动源来支撑和按压上板和下板的外表面的驱动杆（310,410）。上板和下板分别包括用于将冷却空气传送到半导体封装（200）的多个冷却孔（320,420）。

9. 发明公开

KR1019990002948A 내부리드 그리퍼를 갖는 리드 프레임 无效
标题翻译：带内部引线夹的引线框架
公开(公告)号：KR1019990002948A
公开(公告)日：1999-01-15
申请号：KR1019970026710
申请日：1997-06-24
申请人： 삼성전자주식회사
发明人： 이정삼
IPC分类号： H01L23/48
摘要： 본 발명은 리드 프레임의 구조에 관한 것으로, 더욱 구체적으로는 내부리드들의 사이에 내부리드들을 고정시킬 수 있는 그리퍼(Gripper)를 형성함으로써 내부리드들의 동일 평면성을 향상시키며 반도체 제조 공정에 요구되는 열공정을 거친 후에도 내부리드의 구조적 변형이 일어나지 않도록 하기 위한 것으로, 이를 위하여 내부리드들의 끝단 가까이에서 내부리드들의 사이에 수지(Resin) 등으로 이루어진 그리퍼를 형성하여 종래의 폴리이미드 테이프를 대신하여 내부리드들을 고정시키는 리드 프레임의 구조를 개시하며, 또한 이러한 구조를 이용함으로써 와이어 본딩 공정까지의 반제품이 규격(SPEC)에서 벗어나는 비율을 줄일 수 있고 따라서 최종 성형한 후의 완제품의 불량율을 줄일 수 있으며, 부가적으로 와이어 본딩 공정에 있어서 클램프 위치(Clam ping Area) 및 히트블록(Heat Block)의 자유도를 향상시킬 수 있다.

10. 发明授权

KR100163869B1 고주파를 균일하게 조사하기 위한 예열기의 로울러 失效
标题翻译：热风滚筒
公开(公告)号：KR100163869B1
公开(公告)日：1998-12-01
申请号：KR1019950019285
申请日：1995-07-03
申请人： 삼성전자주식회사
发明人： 이정삼 , 김태혁 , 이재원
IPC分类号： H01L23/28
摘要： 반도체 패키지용 성형 수지의 펠렛을 예열하는 예열기에 있어서, 두 개의 로울러들 각각의 직경이 그 로울러의 축 방향에 대해 그 로울러들 각각의 양단부로부터 중심부로 갈수록 작아 그 로울러가 회전하는 동안 그 펠렛이 그 로울러들의 중심부에서 계속 고주파를 균일하게 조사받아 예열될 수 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式