专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020030050665A 적층 칩 패키지와 그 제조 방법 无效
标题翻译：堆叠芯片包装及其制造方法
公开(公告)号：KR1020030050665A
公开(公告)日：2003-06-25
申请号：KR1020010081164
申请日：2001-12-19
申请人： 삼성전자주식회사
发明人： 류재봉 , 김희석 , 진호태
IPC分类号： H01L25/065
CPC分类号： H01L24/73 , H01L2224/32145 , H01L2224/32225 , H01L2224/48227 , H01L2224/73265 , H01L2924/15311 , H01L2924/00012 , H01L2924/00
摘要： PURPOSE: A stack chip package and a method for manufacturing the same are provided to be capable of reducing the thickness and signal transmitting path of the package by mounting solder balls on the connecting parts formed in stacked semiconductor chips as an outer connecting part without using wires. CONSTITUTION: A plurality of semiconductor chips(201a,201b,201c) include a micro circuit and a plurality of through-holes(207), respectively. The semiconductor chips are sequentially stacked corresponding to the through-holes of each semiconductor chip. A plurality of adhesive parts(250) are located between the semiconductor chips, wherein each adhesive part has a plurality of connecting holes(257) corresponding to the through-holes. A plurality of connecting parts(260) are formed in the through-holes and connecting holes. A plurality of outer connecting parts(240) are mounted corresponding to the exposed end portions of the connecting parts.
摘要翻译：目的：提供一种堆叠芯片封装及其制造方法，能够通过将焊球安装在作为外部连接部的叠层半导体芯片形成的连接部上而不使用导线来减小封装的厚度和信号传输路径。构成：多个半导体芯片（201a，201b，201c）分别包括微电路和多个通孔（207）。半导体芯片相应于每个半导体芯片的通孔依次层叠。多个粘接部分（250）位于半导体芯片之间，其中每个粘合部分具有对应于通孔的多个连接孔（257）。多个连接部件（260）形成在通孔和连接孔中。多个外连接部件（240）相对于连接部件的暴露端部安装。

2. 发明公开

KR1019990030512A 정전기 제거장치를 구비한 반도체 패키지 다이접착장치의 칩 이송부와 이를 이용한 칩 이송 방법 无效
标题翻译：带静电去除装置的半导体封装芯片键合装置的芯片传送部分及使用其的芯片传送方法
公开(公告)号：KR1019990030512A
公开(公告)日：1999-05-06
申请号：KR1019970050732
申请日：1997-10-01
申请人： 삼성전자주식회사
发明人： 최희국 , 진호태 , 김병만
IPC分类号： H01L23/48
摘要： 반도체 패키지 제조에 있어서, 다이접착(Die-Attach) 공정은 픽업, 이송 및 칩(1)을 스테이지(3)에 내려 놓는 동작을 거쳐 칩(1)을 리드프레임(Lead Frame)(5)에 접착시키게 되는데, 이때 다이 본더(Die Bonder) 각 부위에는 정전기가 발생하게 된다. 이와 같이 발생된 정전기는 전기적인 방전을 일으켜 칩(1) 내부의 회로를 파괴시키거나 반도체의 동작 특성을 열화시킨다. 종래 기술에서 픽업부, 이송부(4)의 정전기는 정전기 제거장치(De-ionizer)에 의해 제거가 가능하나 칩(1)을 스테이지(3)에 내려 놓는 동작 시 공기나 질소 가스(12)를 공급하는 호스(7) 내부와 공기나 질소 가스(12) 자체에서 발생되는 정전기는 제거가 불가능하다. 본 발명은 솔레노이드(13) 동작에 의해 진공과 공기 또는 질소 가스(12)를 제어 및 공급하고, 정전기 제거장치(14)를 다이 본더에 설치하여 공기나 질소 가스(12)를 상기 정전기 제거장치(14)에 통과시켜 공기나 질소 가스(12)에 발생된 정전기와 호스(7) 내부의 정전기를 제거하여 정전기에 의한 회로 파괴와 제품 열화를 방지한다.

3. 发明授权

KR100175267B1 회전운동을 하는 픽업 툴을 구비하는 다이 본딩 장치 失效
公开(公告)号：KR100175267B1
公开(公告)日：1999-04-01
申请号：KR1019950033329
申请日：1995-09-30
申请人： 삼성전자주식회사
发明人： 진호태 , 홍성북 , 노재기 , 최희국
IPC分类号： H01L21/60
CPC分类号： H05K13/0404 , H01L2224/48247 , H01L2224/48257 , H01L2924/01322 , Y10S29/044 , Y10S414/141 , Y10T29/49121 , Y10T29/53178 , Y10T29/53191 , H01L2924/00
摘要： A die bonding apparatus for separating a chip from a tested wafer including a plurality of chips and attaching the chip to a lead frame comprising a chip-transferring part for separating the chip from the wafer and transferring the chip to a place where a lead frame is prepared for die bonding; a stage where the transferred chip is placed; a bond head for compressing the chip and the lead frame to bond them together; and a lead frame-transferring part for transferring the lead frame to a predetermined place, the chip-transferring part being comprised of a first rectilinearly moving picking tool and a second revolving picking tool.

4. 发明公开

KR1019980075420A 와이어 본더의 와이어 클램프 无效
标题翻译：焊线机的线夹
公开(公告)号：KR1019980075420A
公开(公告)日：1998-11-16
申请号：KR1019970011651
申请日：1997-03-31
申请人： 삼성전자주식회사
发明人： 박철재 , 진호태 , 노재기 , 최희국
IPC分类号： H01L21/68
摘要： 반도체 조립 공정의 와이어 본딩 공정에 사용되는 와이어 본더(wire bonder)의 윈도우 클램프(window clamp)에 있어서, 상기 와이어 클램프는 복수 개의 와이어 클램프가 결합되어 작업에 필요한 윈도우를 형성하는 분리형인 것을 특징으로 하는 것을 특징으로 하는 와이어 본더의 윈도우 클램프를 제공함으로써, 히터블럭(heater block)과의 수평을 보다 용이하게 조정할 수 있고 안정적으로 유지할 수 있기 때문에, 와이어 본딩이 안정적으로 이루어지는 효과가 있다.

5. 发明授权

KR100145840B1 리드프레임 제조방법 失效
标题翻译：制造引线框架的方法
公开(公告)号：KR100145840B1
公开(公告)日：1998-08-01
申请号：KR1019950018133
申请日：1995-06-29
申请人： 삼성전자주식회사
发明人： 진호태 , 노재기 , 최희국
IPC分类号： H01L23/48
摘要： 본 발명은 다이패드의 딤플은 식각법으로 둥근형 딤플을 형성하고, 그 이외의 부분은 스탬핑법으로 형성함으로써, 식각법으로 리드프레임 전체를 제조할 때의 높은 생산단가 및 낮은 생산성과 스탬핑법으로 리드프레임 전체를 제조할 때의 낮은 패키지의 신뢰성을 극복하는 효과를 특징으로 한다.

6. 发明公开

KR1019970018293A 금속분말이 함유된 접착제를 이용한 다이 본딩(die bonding) 방법 无效
标题翻译：使用含有金属粉末的粘合剂的模具粘合方法
公开(公告)号：KR1019970018293A
公开(公告)日：1997-04-30
申请号：KR1019950031509
申请日：1995-09-23
申请人： 삼성전자주식회사
发明人： 진호태 , 강성호 , 최희국
IPC分类号： H01L21/60
摘要： 합성수지 용액에 금속분말이 혼합된 접착제를 리드프레임 위의 다이패드 상에만 도포하고 그 다이패드를 다단계로 열처리한 후 반도체 칩을 다이패드상에 접착시킴으로써 칩 패키지에서 리드프레임 위의 금속도금층과 에폭시 수지 접착제층의 기능을 동일하게 수행할 수 있는 하나의 층으로 줄일 수 있고, 반도체 칩에 발생하는 정전기나 잔류 잡음(noise)이 금속분말의 전도성으로 인해 제거되며, 리드프레임에 도금되는 금속과 에폭시 접착제간의 열팽창게수의 차이를 최소화하여 반도체 소자의 신뢰성을 증대시킬 수 있다.

7. 发明公开

KR1019970018165A 진공 흡착 노즐과 기체 분사 노즐이 겸비된 콜렛 无效
标题翻译：带真空吸附嘴和气体喷嘴的夹头
公开(公告)号：KR1019970018165A
公开(公告)日：1997-04-30
申请号：KR1019950033401
申请日：1995-09-30
申请人： 삼성전자주식회사
发明人： 진호태 , 노재기 , 최희국
IPC分类号： H01L21/304
摘要： 반도체 칩 픽-엎 공정에 있어서 선별된 반도체 칩이 픽-엎되기 전에 콜렛에 설치된 기체분사 노즐을 통하여 그 반도체 칩의 표면에 기체를 분사하여 그 반도첸 칩의 표면에 잔존하는 미세 칩 가루가 제거되도록 함으로써 그 반도체 칩의 픽-엎시 그 미세 칩 가루로 인한 그 반도체 칩 표면의 손상이 방지되어 그 반도체 칩의 품질을 향상시킬 수 있다.

8. 发明公开

KR1019960009112A 반도체 칩 분리 장치 无效
标题翻译：半导体芯片分离装置
公开(公告)号：KR1019960009112A
公开(公告)日：1996-03-22
申请号：KR1019940020721
申请日：1994-08-23
申请人： 삼성전자주식회사
发明人： 진호태 , 조정순 , 강성호 , 최희국
IPC分类号： H01L21/78
摘要： 반도체 칩을 접착 테이프로부터 하부에서 밀어올려 분리시키기 위한 이젝터와, 이젝터를 지지하는 지지대와, 반도체 칩을 상부에서 진공으로 떼어내기 위한 픽업 툴로 구성되어 있는 반도체 칩 분리장치에 있어서; 반도체 칩 분리 공정중에 반도체 칩의 하부에 균열이 발생하는 문제점을 해결하기 위하여, 이젝터의 상부에 다수개의 선단이 둥근 이젝터 핀을 부착하고, 상기 지지대의 상부에는 다수개의 관통공을 형성한 반도체 칩 분리장치를 구현하였다. 따라서, 이 반도체 칩 분리장치는 반도체 칩의 균열이 분제되는 모든 반도체 패키지의 다이 본딩시에 적용될 수 있다.

9. 发明授权

KR1019950005269B1 반도체 패키지 구조 및 제조방법 失效
标题翻译：半导体封装结构及其制造方法
公开(公告)号：KR1019950005269B1
公开(公告)日：1995-05-22
申请号：KR1019920013590
申请日：1992-07-29
申请人： 삼성전자주식회사
发明人： 진호태 , 홍인표 , 고창의
IPC分类号： H01L21/56
CPC分类号： H01L23/4951 , H01L23/49541 , H01L23/49558 , H01L24/48 , H01L2224/32245 , H01L2224/48091 , H01L2224/48247 , H01L2224/4826 , H01L2224/73215 , H01L2924/00014 , H01L2924/14 , Y10T29/53178 , H01L2924/00 , H01L2224/45099 , H01L2224/05599
摘要： An apparatus for mounting a semiconductor chip to a lead frame using and adhesive mounting tape comprises:(a) a moveable tape cutter body having an upper surface thereof ; (b) substantially rectangular tape cutting means, disposed on a periphery of said upper surface of said tape cutter body, for cutting the adhesive mounting tape to obtain a cut tape portion ; and (c) a plurality of pins disposed in said tape cutter body adapted to form a plurality of through holes in said cut tape portion.
摘要翻译：一种用于使用粘合安装带将半导体芯片安装到引线框架的装置包括：（a）具有其上表面的可移动的带状切割器本体; （b）基本上矩形的带切割装置，设置在所述带切割器主体的所述上表面的周边上，用于切割粘合剂安装带以获得切割的带部分; 和（c）设置在所述带切割器主体中的多个销，其适于在所述切割的带部分中形成多个通孔。

10. 发明公开

KR1020140091203A 반도체의 잔류 응력 제거장치 및 잔류 응력 제거방법 审中-实审
标题翻译：降低半导体残留应力的装置和方法
公开(公告)号：KR1020140091203A
公开(公告)日：2014-07-21
申请号：KR1020130003118
申请日：2013-01-10
申请人： 삼성전자주식회사 , 한양대학교 산학협력단
发明人： 박재동 , 김학성 , 이정삼 , 전은범 , 진호태
IPC分类号： H01L21/268
CPC分类号： H01L21/67115 , H01L21/2686 , H01L21/68
摘要： Disclosed are an apparatus and a method for removing residual stress of a semiconductor chip using an IPL annealing technology. The apparatus for reducing a residual stress of a semiconductor chip according to the present invention includes: a stage for supporting a semiconductor wafer to remove a residual stress generated in a semiconductor manufacturing process; an IPL irradiation unit which is disposed to approach the stage or be spaced apart from the stage and irradiates intense pulsed light (IPL) to reduce the residual stress; and an alignment unit for controlling the relative positions of the semiconductor wafer supported by the stage and the IPL irradiation unit. Therefore, the residual stress of a semiconductor can be removed in a normal temperature and an atmospheric pressure condition, can be reduced in a short time while reducing a possibility of element deformation in comparison with the related art, and the strength of a semiconductor can be improved due to the removal of the residual stress.
摘要翻译：公开了使用IPL退火技术去除半导体芯片的残余应力的装置和方法。根据本发明的用于减小半导体芯片的残余应力的装置包括：用于支撑半导体晶片以消除在半导体制造工艺中产生的残余应力的平台; IPL照射单元，其被设置为接近平台或与舞台间隔开并照射强脉冲光（IPL）以减少残余应力; 以及对准单元，用于控制由载物台和IPL照射单元支撑的半导体晶片的相对位置。因此，与现有技术相比，可以在短时间内减少半导体的残余应力，同时减少元件变形的可能性，半导体的强度可以是由于去除了残余应力而得到改善。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式