专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101177277B1 금속-부도체 전이 물질을 이용한 비휘발성 메모리 소자 失效
标题翻译：使用金属 - 绝缘体过渡材料的非易失性存储器件
公开(公告)号：KR101177277B1
公开(公告)日：2012-08-24
申请号：KR1020060138863
申请日：2006-12-29
申请人： 삼성전자주식회사
发明人： 박완준 , 이조원 , 전상훈 , 김정우
IPC分类号： H01L27/115
CPC分类号： H01L21/28273 , H01L21/28282
摘要： 본 발명은 금속-부도체 전이 물질을 이용한 비휘발성 메모리 소자에 관하여 개시한다. 개시된 금속-부도체 전이 물질을 이용한 비휘발성 메모리 소자는, 기판 상에 형성된 터널층, 전하 저장층, 블로킹층, 게이트 전극으로 구성된 게이트 적층물을 구비하며, 상기 터널층 및 상기 블로킹층 중 적어도 어느 하나는 MIT 물질로 형성된 것을 특징으로 한다.

2. 发明授权

KR100604871B1 상보형 불휘발성 메모리 소자와 그 동작 방법과 그 제조 방법과 그를 포함하는 논리소자 및 반도체 장치 有权
标题翻译：互补非易失性存储器件，其操作和制造方法以及包括该非易失性存储器件的逻辑器件和半导体器件
公开(公告)号：KR100604871B1
公开(公告)日：2006-07-31
申请号：KR1020040045044
申请日：2004-06-17
申请人： 삼성전자주식회사
发明人： 박윤동 , 이조원 , 김정우 , 이은홍 , 서순애 , 김원주 , 채희순 , 채수두 , 송이헌
IPC分类号： H01L27/115 , B82Y10/00
CPC分类号： G11C11/5621 , H01L27/0688 , H01L27/11521 , H01L27/11551
摘要： 상보형 불휘발성 메모리 소자와 그 동작 방법과 그 제조 방법과 그를 포함하는 논리소자 및 반도체 장치에 관해 개시되어 있다. 개시된 본 발명의 상보형 불휘발성 메모리 소자는 순차적으로 적층된 제1 및 제2 불휘발성 메모리 소자를 포함하되, 상기 제1 불휘발성 메모리 소자의 소오스 및 드레인에 주입된 불순물과 상기 제2 불휘발성 메모리 소자의 소오스 및 드레인에 주입된 불순물은 서로 반대되는 타입이며, 상기 제2 불휘발성 메모리 소자는 상하가 뒤집힌 형태로 구비된 것을 특징으로 하는 불휘발성 메모리 소자를 포함한다.

3. 发明公开

KR1020060055872A 멀티비트 비휘발성 메모리 소자, 그 동작 방법 및 그 제조방법 失效
标题翻译：多位非易失性存储器件，其工作方法及其制造方法
公开(公告)号：KR1020060055872A
公开(公告)日：2006-05-24
申请号：KR1020040095051
申请日：2004-11-19
申请人： 삼성전자주식회사
发明人： 채수두 , 김문경 , 이조원 , 김정우
IPC分类号： H01L21/8247 , H01L27/115 , H01L21/318 , H01L21/336
CPC分类号： G11C16/0475 , H01L21/28282 , H01L29/66833 , H01L29/7923 , H01L29/423
摘要： 멀티비트 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법이 개시된다. 본 발명에 따른 멀티비트 비휘발성 메모리 소자는 반도체 기판에 형성된 채널 영역, 채널 영역과 쇼트키 콘택을 이루고 있는 소오스 및 드레인, 채널 영역의 일부분 상에 형성된 중앙 게이트 전극, 중앙 게이트 전극 외측의 채널 영역에 형성된 제 1 및 제 2 측벽 게이트 전극들, 및 채널 영역과 측벽 게이트 전극들 사이에 형성된 제 1 및 제 2 스토리지 노드들을 포함한다.

4. 发明授权

KR100575002B1 공통 게이트를 구비하는 상보형 금속 산화물 반도체 박막트랜지스터, 이를 포함하는 논리소자 및 그 트랜지스터의제조 방법 有权
标题翻译：具有共同栅极的互补金属氧化物半导体薄膜晶体管，包括其的逻辑器件以及制造该晶体管的方法
公开(公告)号：KR100575002B1
公开(公告)日：2006-05-02
申请号：KR1020040107159
申请日：2004-12-16
申请人： 삼성전자주식회사
发明人： 김문경 , 이조원 , 박윤동 , 김정우
IPC分类号： H01L21/8238 , H01L29/786

5. 发明公开

KR1020050119904A 상보형 불휘발성 메모리 소자와 그 동작 방법과 그 제조 방법과 그를 포함하는 논리소자 및 반도체 장치 有权
标题翻译：补充非易失性存储器件，其操作和制造方法及其逻辑器件和包含该器件的半导体器件及其读取电路
公开(公告)号：KR1020050119904A
公开(公告)日：2005-12-22
申请号：KR1020040045044
申请日：2004-06-17
申请人： 삼성전자주식회사
发明人： 박윤동 , 이조원 , 김정우 , 이은홍 , 서순애 , 김원주 , 채희순 , 채수두 , 송이헌
IPC分类号： H01L27/115 , B82Y10/00
CPC分类号： G11C11/5621 , H01L27/0688 , H01L27/11521 , H01L27/11551
摘要： 상보형 불휘발성 메모리 소자와 그 동작 방법과 그 제조 방법과 그를 포함하는 논리소자 및 반도체 장치와 그의 읽기 동작회로에 관해 개시되어 있다. 개시된 본 발명의 상보형 불휘발성 메모리 소자는 제1 불휘발성 메모리 소자와, 상기 제1 불휘발성 메모리 소자 상에 적층된, 상기 제1 불휘발성 메모리 소자와 상보적 관계에 있는 제2 불휘발성 메모리 소자를 포함한다.

6. 发明授权

KR100438802B1 양자디스크및그제조방법 失效
公开(公告)号：KR100438802B1
公开(公告)日：2004-08-31
申请号：KR1019960066936
申请日：1996-12-17
申请人： 삼성전자주식회사
发明人： 이조원
IPC分类号： G11B5/62
摘要： PURPOSE: A quantum disk for storing information of large capacity over 50 Gbit, and a method for manufacturing the same are provided to control information storage amount by controlling the size of a single domain, and increase S/N(Signal-to-Noise) ratio by removing coupling between the signal domains. CONSTITUTION: A seed layer(12) is formed on a substrate(11) in an island having a predetermined diameter by a self-assembling growth, including InAs and SiGe. A Cr layer(13) is formed on the seed layer(12) in predetermined thickness. A magnetic layer(14) is formed on the Cr layer(13) in predetermined diameter.

7. 发明公开

KR1020040064053A 사이드 게이트를 구비하는 소노스 메모리 소자 및 그제조방법 失效
标题翻译：具有侧门的SONOS存储器件及其制造方法
公开(公告)号：KR1020040064053A
公开(公告)日：2004-07-16
申请号：KR1020030001311
申请日：2003-01-09
申请人： 삼성전자주식회사
发明人： 류원일 , 이조원 , 윤세욱 , 김정우
IPC分类号： H01L27/115 , B82Y10/00
CPC分类号： H01L29/66833 , H01L21/28273 , H01L21/28282 , H01L29/42328 , H01L29/7881 , H01L29/792 , H01L29/7923
摘要： PURPOSE: A SONOS(substrate-oxide-nitride-oxide-silicon) memory device with a side gate is provided to increase integration 1.5-2 times as much as a conventional technology according to a type that a memory node is formed on the side surface of a channel region by storing at least two informations in each memory device. CONSTITUTION: A semiconductor substrate is prepared. An insulation layer is formed on the semiconductor substrate. A conductive layer that is partitioned into a source region(44), a drain region(46) and a channel region(42) is formed on a predetermined region of the insulation layer. The first and second side gate stacked material is stacked on both side surfaces of the channel region of the conductive layer.
摘要翻译：目的：提供一种具有侧栅的SONOS（衬底氧化物 - 氮化物 - 氧化物 - 硅）存储器件，以增加与常规技术相比的1.5-2倍的积分，根据在侧表面上形成存储节点的类型通过在每个存储器件中存储至少两个信息来产生通道区域。构成：制备半导体衬底。在半导体衬底上形成绝缘层。在绝缘层的预定区域上形成分隔成源极区（44），漏极区（46）和沟道区（42）的导电层。第一和第二侧栅叠层材料堆叠在导电层的沟道区的两侧表面上。

8. 发明公开

KR1020040043043A 수직 나노튜브를 이용한 비휘발성 메모리 소자 有权
标题翻译：使用垂直纳米管的非易失性存储器件
公开(公告)号：KR1020040043043A
公开(公告)日：2004-05-22
申请号：KR1020020071041
申请日：2002-11-15
申请人： 삼성전자주식회사
发明人： 최원봉 , 이조원 , 강호규 , 김정우
IPC分类号： H01L21/8247 , B82Y10/00
CPC分类号： G11C13/025 , B82Y10/00 , G11C16/0466 , G11C2213/16 , G11C2213/17 , H01L29/02 , H01L29/792 , H01L29/7923 , H01L29/7926 , H01L51/0048 , H01L51/0512 , Y10S977/943
摘要： PURPOSE: A non-volatile memory device using a vertical nano tube is provided to be capable of preventing the increase of resistance due to miniaturization and reducing malfunction. CONSTITUTION: A non-volatile memory device using a vertical nano tube is provided with a substrate(11) having a source region(13), a nano tube column array(10) vertically grown from one end portion of the source region for being used as an electron mobility channel, and a memory cell(19) deposited at both sidewalls of the nano tube column array. The non-volatile memory device further includes a control gate(17) formed at the lateral portion of the memory cell, and a drain region(15) connected with the nano tube column array. Preferably, the memory cell includes the first insulating layer(19a), an electron storing layer(19b), and the second insulating layer(19c).
摘要翻译：目的：提供使用立式纳米管的非易失性存储器件，以防止由于小型化引起的电阻增加并减少故障。构成：使用立式纳米管的非易失性存储装置设置有具有源极区域（13）的衬底（11），从源极区域的一个端部垂直生长的纳米管柱阵列（10），用于被使用作为电子迁移率通道，以及沉积在纳米管柱阵列的两个侧壁处的存储单元（19）。非易失性存储器件还包括形成在存储单元的侧面部分的控制栅极（17）和与纳米管柱阵列连接的漏极区域（15）。优选地，存储单元包括第一绝缘层（19a），电子存储层（19b）和第二绝缘层（19c）。

9. 发明授权

KR100360476B1 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법 有权
公开(公告)号：KR100360476B1
公开(公告)日：2002-11-08
申请号：KR1020000035703
申请日：2000-06-27
申请人： 삼성전자주식회사
发明人： 최원봉 , 이조원 , 이영희
IPC分类号： H01L29/732 , B82Y10/00
摘要： 본 발명은 테라비트급으로 고집적화가 가능한 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그 제조 방법(Vertical nano-size transistor using carbon nanotubes)를 기재한다. 본 발명에 따른 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터는 알루미나와 같은 절연막에 직경 수nm의 구멍을 수 nm 간격으로 형성하여 탄소나노튜브를 화학기상법, 전기영동법 또는 기계적 방법으로 나노 크기의 구멍 속에서 수직으로 배열시켜 채널로 이용하고, 반도체 제조 방법을 이용하여 탄소나노튜브의 둘레에 게이트 전극을 형성하고 탄소나노튜브의 위아래에 각각 소스와 드레인 전극을 형성함으로써 전기적으로 스위칭 특성을 갖는 나노 크기의 수직 트랜지스터를 제작한다.

10. 发明授权

KR100343210B1 단일 전자 충전 ＭＮＯＳ계 메모리 및 그 구동 방법 失效
标题翻译：使用单电子晶体管的MNOS系列存储器及其制造方法
公开(公告)号：KR100343210B1
公开(公告)日：2002-07-10
申请号：KR1019990032906
申请日：1999-08-11
申请人： 삼성전자주식회사
发明人： 이조원 , 김문경 , 김병만 , 윤석열 , 노형래
IPC分类号： H01L27/115
CPC分类号： B82Y10/00 , H01L29/7613 , H01L29/792
摘要： 본발명은메모리의채널(Channel) 폭(Width)을전자의 Debye Screen Length(LD) 보다작거나혹은동일하게할 때나타나는단일전자의충전(Charging)에기인한문턱전압변화(ΔVth)를이용한 MNOS계메모리및 그구동방법을기재한다. 본발명에따른 NMOS계메모리는채널폭을반도체기판의불순물농도에따라결정되는전자의디바이스크린길이(Debye Screen Length; L) 보다작거나혹은같게할 때나타나는단일전자의충전(Charging)에기인한문턱전압변화(ΔVth)를이용한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式