专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101903440B1 비휘발성 메모리 장치 및 그것의 접지 선택 트랜지스터의 문턱전압 조절 방법 有权
公开(公告)号：KR101903440B1
公开(公告)日：2018-10-02
申请号：KR1020120017413
申请日：2012-02-21
申请人： 삼성전자주식회사
发明人： 이애정 , 이봉용 , 김동찬 , 심재성
IPC分类号： G11C16/06 , G11C16/26 , G11C16/30
CPC分类号： G11C16/10 , G11C16/0483 , G11C16/3409 , H01L27/1157 , H01L27/11582
摘要： 본발명에따른비트라인과제 1 노드사이에직렬연결된스트링선택트랜지스터들, 상기제 1 노드와제 2 노드사이에직렬연결된메모리셀들, 상기제 2 노드와공통소스라인사이에직렬연결된접지선택트랜지스터들을갖고, 기판위에수직방향으로형성된적어도하나의버티컬스트링을포함한비휘발성메모리장치에서접지선택트랜지스터의문턱전압조절방법은, 읽기동작시상기접지선택트랜지스터들중 제 1 접지선택트랜지스터의게이트에제 1 전압을제공하는단계, 및상기읽기동작시상기제 1 접지선택트랜지스터에직렬연결된제 2 접지선택트랜지스터의게이트에제 2 전압을제공하는단계를포함하는문턱전압조절한다.

2. 发明授权

KR101809202B1 불휘발성 메모리 장치 및 그것의 읽기 방법 有权
标题翻译：非易失性存储器件及其读取方法
公开(公告)号：KR101809202B1
公开(公告)日：2017-12-14
申请号：KR1020120009552
申请日：2012-01-31
申请人： 삼성전자주식회사
发明人： 심재성 , 이봉용
IPC分类号： G11C16/26 , G11C16/24 , G11C16/30
CPC分类号： G11C16/26 , G11C7/04 , G11C11/5628 , G11C11/5642 , G11C16/0483 , G11C16/06 , G11C2216/14
摘要： 본발명의실시예에따른불휘발성메모리장치는, 비트라인및 워드라인에연결되는메모리셀, 상기비트라인에전기적으로연결되어상기메모리셀에저장된데이터를센싱하는페이지버퍼, 그리고읽기동작시, 현재온도에따라상기비트라인또는상기비트라인에연결되는센싱노드의디벨럽시간을가변하도록상기페이지버퍼를제어하는제어로직을포함한다.
摘要翻译：根据本发明实施例的非易失性存储器件包括连接到位线和字线的存储单元，电连接到位线以读出存储在存储单元中的数据的页缓冲器，并且控制逻辑控制页缓冲器以根据温度改变连接到位线或位线的感测节点的开发时间。

3. 发明授权

KR101787612B1 비휘발성 메모리 장치의 데이터 저장 방법 및 구동 방법 有权
公开(公告)号：KR101787612B1
公开(公告)日：2017-10-19
申请号：KR1020110068743
申请日：2011-07-12
申请人： 삼성전자주식회사
发明人： 안정로 , 이봉용 , 이해범 , 김의도 , 장흥국 , 신경준 , 윤태현
IPC分类号： G11C16/34 , G11C16/10
CPC分类号： G11C16/3459 , G11C16/0483
摘要： 비휘발성메모리장치에데이터를저장하기위하여, 프로그램전압에기초하여복수의메모리셀들중에서타겟메모리셀에대한프로그램동작을수행한다. 상기프로그램동작에따라변경되는검증전압에기초하여상기타겟메모리셀의프로그램완료여부에대한검증동작을수행한다. 프로그램시간및 검증시간이단축될수 있으며, 효율적으로데이터가저장될수 있다.

4. 发明公开

KR1020170085776A 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법 审中-实审
标题翻译：非易失性存储器件和非易失性存储器件的编程方法
公开(公告)号：KR1020170085776A
公开(公告)日：2017-07-25
申请号：KR1020160005322
申请日：2016-01-15
申请人： 삼성전자주식회사
发明人： 최창민 , 김동찬 , 안수진 , 이봉용
IPC分类号： G11C16/34 , G11C29/44 , G11C16/30
摘要： 본발명에따른비휘발성메모리장치의프로그램방법은, 선택된워드라인의메모리셀들에적어도둘 이상의프로그램루프들을수행하는단계, 상기프로그램루프들각각을수행한결과를이용하여페일비트트렌드(Fail Bit Trend)를생성하는단계, 상기페일비트트렌드를이용하여상기메모리셀들에마지막으로수행될제 N 프로그램루프를포함하는복수의프로그램루프들을예측하는단계및 상기예측결과를기반으로상기제 N 프로그램루프수행시에상기메모리셀들에제공되는제 N 프로그램전압레벨을변경하는단계를포함한다.
摘要翻译：根据本发明的用于对非易失性存储器件进行编程的方法包括以下步骤：在选定的字线的存储器单元中执行至少两个编程循环;生成失败位趋势使用故障位趋势估计包括要在存储器单元中最后执行的第N个编程循环的多个编程循环，并且基于预测结果执行第N编程循环并且第二次改变提供给存储器单元的第N编程电压电平。

5. 发明公开

KR1020140114536A 비휘발성 메모리 장치 및 그 제조 방법 审中-实审
标题翻译：非易失性存储器件及其制造方法
公开(公告)号：KR1020140114536A
公开(公告)日：2014-09-29
申请号：KR1020130028670
申请日：2013-03-18
申请人： 삼성전자주식회사
发明人： 심재성 , 김태경 , 강창석 , 이봉용
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L27/11582 , H01L21/823487 , H01L27/11578 , H01L29/7926
摘要： Provided are a non-volatile memory device and a fabricating method thereof. The non-volatile memory device includes a filler-shaped channel region extended in a direction vertical to a substrate, a tunneling insulating layer, a charge storage layer, and a blocking insulating layer, successively formed on the channel region, an interlayer dielectric layer pattern formed on the blocking insulating layer, a diffusion blocking layer conformally formed on the interlayer dielectric layer pattern, and a gate electrode formed on the diffusion blocking layer.
摘要翻译：提供了一种非易失性存储器件及其制造方法。非易失性存储器件包括在垂直于衬底的方向延伸的填充物沟道区，连续形成在沟道区上的隧道绝缘层，电荷存储层和阻挡绝缘层，层间电介质层图案形成在阻挡绝缘层上，在层间电介质层图案上共形形成的扩散阻挡层和形成在扩散阻挡层上的栅电极。

6. 发明授权

KR100851856B1 반도체 메모리 장치 및 그 리페어 방법 有权
标题翻译：半导体存储器件及其修复方法
公开(公告)号：KR100851856B1
公开(公告)日：2008-08-13
申请号：KR1020060125735
申请日：2006-12-11
申请人： 삼성전자주식회사
发明人： 이봉용 , 이헌규 , 김광수 , 권상열
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： G11C29/808 , G11C29/846
摘要： 반도체 메모리 장치 및 그 리페어 방법이 제공된다. 본 발명의 실시예들에 따른 반도체 메모리 장치는 메인 비트라인들을 포함하는 메인 셀 어레이 영역, 상기 메인 셀 어레이 영역의 일측에 제1 리던던시 비트라인을 포함하는 제1 리던던시 셀 어레이 영역과 제1 더미 비트라인들을 포함하는 제1 더미 셀 어레이 영역, 및 상기 메인 셀 어레이 영역의 타측에 제2 리던던시 비트라인을 포함하는 제2 리던던시 셀 어레이 영역과 제2 더미 비트라인들을 포함하는 제2 더미 셀 어레이 영역을 포함하며, 상기 제1 및 제2 리던던시 셀 어레이 영역들은 각각 상기 제1 및 제2 더미 셀 어레이 영역들보다 상기 메인 셀 어레이 영역에 가깝게 배치된다.
리던던시 비트라인, 더미 비트라인, 리페어

7. 发明公开

KR1019980013908A 반도체 메모리 장치의 에러 검출 정정 회로의 디세이블 회로(a circuit of diabling the error check and correct circuit of semiconductor memory device) 无效
标题翻译：一种半导体存储器件，包括：用于转移半导体存储器件的错误检查和校正电路的电路;
公开(公告)号：KR1019980013908A
公开(公告)日：1998-05-15
申请号：KR1019960032622
申请日：1996-08-05
申请人： 삼성전자주식회사
发明人： 황선호 , 이봉용
IPC分类号： H01L21/66
摘要： 본 발명은 패키지 상태에서 외부적으로 에러 검출 정정 회로를 디세이블시킬 수 있는 반도체 메모리 장치의 에러 검출 정정 회로의 디세이블 회로에 관한 것이다. 이러한 회로에 의하면, 패키지 상태에서 하이 트립 포인트 수단을 통해 에러 검출 정정 회로를 디세이블시킬 수 있다. 또한, 웨이퍼 상태에서도 상기 에러 검출 정정 회로를 제어할 수 있을 뿐만 아니라, 결함이 생긴 비트에 대한 검출과 분석을 용이하게 할 수 있다. 아울러, 종래에 비해 반도체 메모리 장치의 사이즈를 감소시킬 수 있기 때문에 반도체 메모리 장치의 고집적화를 실현할 수 있다.

8. 发明公开

KR1019970030849A 마스크 룸 셀 및 그의 스텐바이 방지용 트랜지스터 제조방법 失效
标题翻译：掩模室单元和用于制造用于待机预防的晶体管的方法
公开(公告)号：KR1019970030849A
公开(公告)日：1997-06-26
申请号：KR1019950042337
申请日：1995-11-20
申请人： 삼성전자주식회사
发明人： 이봉용 , 배준규 , 황선호
IPC分类号： H01L27/112
摘要： 본 발명은 스트링 블록 사이에 누설전류의 흐름을 차단하는 트랜지스터를 형성하는 마스크 롬 셀 및 그의 스텐바이 방지용 트랜지스터 제조방법에 관한 것이다.
본 발명의 마스크롬 셀을 이루는 각각의 스트링 블록은 스트링 선택라인과, 상기 스트링 선택라인과 평행하게 형성된 복수개의 워드라인과, 상기 스트링 선택라인 및 워드라인과 수직하게 형성된 복수개의 비트라인 및 Vss라인과, 상기 비트라인이 접속되는 비트라인 콘택과, 상기 Vss라인이 접속되는 Vss라인 콘택과, 상기 Vss라인의 좌우측에 평행하게 형성된 스텐바이 라인으로 구성되고, 상기 상하로 인접하는 스트링 블록의 사이에는 상기 스텐바이 라인(SB／L)에 연결되는 스텐바이 방지용 트랜지스터가 형성된다.
본 발명은 스텐바이 방지용 트랜지스터의 폭(width)이 증가하여 스트링 전류를 증가시킴으로써 장치의 동작마진을 증대시킬 수 있고, 스텐바이 방지용 트랜지스터가 금속에 의해 상기 스텐바이 라인에 연결되기 때문에 공정상의 문제점을 최소화할 수 있다.

9. 发明公开

KR1019970013375A 마스크-롬 및 그 제조방법 失效
标题翻译： Mask-ROM及其制造方法
公开(公告)号：KR1019970013375A
公开(公告)日：1997-03-29
申请号：KR1019950025968
申请日：1995-08-22
申请人： 삼성전자주식회사
发明人： 배준규 , 이봉용
IPC分类号： H01L27/112
摘要： 신규한 마스크-롬 및 그 제조방법이 개시되어 있다. 제1 및 제2 스트링 선택 라인에 각각 그 게이트가 연결된 복수개의 스트링 선택 트랜지스터 ; 상기 복수개의 스트링 선택 트랜지스터에 직렬 연결되어 하나의 스트링을 구성하는 복수개의 셀 트랜지스터 ; 상기 스트링의 끝단에 형성되고 대기라인에 그 게이트가 연결된 대기라인 트랜지스터 ; 상기 스트링 선택 트랜지스터, 셀 트랜지스터, 및 대기라인 트랜지스터를 직렬 접속시키기 위해 형성된 복수개의 불순물층 ; 및 상기 셀 트랜지스터와 셀 트랜지스터 사이에 선택적으로 형성되고 상기 불순물층에 직접 접속되는 워드라인을 갖는 콘택 셀을 구비한다. 셀 트랜지스터들 사이에 선택적인 콘택 셀을 형성함으로써 집적도를 증가시킬 수 있다.

10. 发明公开

KR1020130095964A 비휘발성 메모리 장치 및 그것의 접지 선택 트랜지스터의 문턱전압 조절 방법 审中-实审
标题翻译：非易失性存储器件及其选择晶体管的阈值调整方法
公开(公告)号：KR1020130095964A
公开(公告)日：2013-08-29
申请号：KR1020120017413
申请日：2012-02-21
申请人： 삼성전자주식회사
发明人： 이애정 , 이봉용 , 김동찬 , 심재성
IPC分类号： G11C16/06 , G11C16/26 , G11C16/30
CPC分类号： G11C16/10 , G11C16/0483 , G11C16/3409 , H01L27/1157 , H01L27/11582
摘要： PURPOSE: A non-volatile memory device and a threshold voltage control method of a ground selection transistor thereof easily control a threshold voltage of the ground selection transistor by using the bias of a read operation. CONSTITUTION: An address decoder (130) generates a block selection signal by receiving an address. A block gating circuit (120) selects one of multiple memory blocks in response to the block selection signal. A control logic (150) controls a threshold voltage of one selected from first and second ground selection transistors by providing a first voltage to a gate of the first ground selection transistor among ground selection transistors and a second voltage to a gate of the second ground selection transistor among the ground selection transistors in a read operation.
摘要翻译：目的：通过使用读取操作的偏置，其接地选择晶体管的非易失性存储器件和阈值电压控制方法容易地控制接地选择晶体管的阈值电压。构成：地址解码器（130）通过接收地址产生块选择信号。块选通电路（120）响应于块选择信号选择多个存储块中的一个。控制逻辑（150）通过向地选择晶体管中的第一接地选择晶体管的栅极提供第一电压并且将第二电压提供给第二接地选择晶体管的栅极来控制从第一和第二接地选择晶体管选择的一个的阈值电压在读取操作中的地选择晶体管中的晶体管。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式