会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明公开
    • 와이어 본딩 기계의 동작 조건 오류 검출 방법 및 이를 수행하기 위한 장치
    • 检测线束连接机中操作台的故障的方法及其实施方法
    • KR1020140141993A
    • 2014-12-11
    • KR1020130063471
    • 2013-06-03
    • 삼성전자주식회사
    • 김민유연상한원길김호암김병주이도훈
    • H01L21/60H01L21/66
    • G06F11/26G01R31/025G01R31/04H01L2224/48091H01L2924/00014
    • 와이어 본딩 기계의 동작 조건 오류 검출 방법에 따르면, 반도체 패키지의 반도체 칩들을 전기적으로 연결시키는 도전성 와이어들에 대한 정보를 포함하는 설계 데이터로부터 상기 도전성 와이어들을 형성하는 와이어 본딩 기계의 동작 조건들 각각에 대한 개별 본딩 인자(bond parameter)들을 설정한다. 상기 설계 데이터가 입력된 상기 와이어 본딩 기계를 이용해서 실제 반도체 패키지의 실제 도전성 와이어들을 형성한다. 상기 실제 도전성 와이어들을 형성한 상기 와이어 본딩 기계의 동작 조건들에 대한 실제 데이터를 획득한다. 상기 실제 데이터를 상기 본딩 인자들과 비교하여, 상기 와이어 본딩 기계의 동작 조건의 오류를 검출한다. 따라서, 와이어 본딩 기계가 불량 도전성 와이어를 형성하는 것이 미연에 방지되므로, 멀티-칩 패키지 전체를 폐기처분하는 사태를 예방할 수 있다.
    • 根据检测引线接合机中的操作状态的故障的方法,基于包括关于连接在半导体的导线的信息的信息的设计数据来设定针对引线键合机的每个操作算法的各个接合参数 半导体封装的芯片。 使用可以输入设计数据的引线接合机构来形成实际的半导体封装的实际导线。 可以获得关于可形成实际导线的引线接合机的实际操作算法的实际数据。 实际数据可以与各自的绑定参数进行比较,以检测引线接合机的操作算法的故障。 因此,可以预先防止由引线接合机形成异常导电线。
    • 2. 发明公开
    • 패드 온 칩형 반도체 패키지
    • PAD-ON-CHIP型半导体封装
    • KR1020010036258A
    • 2001-05-07
    • KR1019990043194
    • 1999-10-07
    • 삼성전자주식회사
    • 유연상
    • H01L21/60
    • H01L2924/0002H01L2924/00
    • PURPOSE: A pad-on-chip(POC) type semiconductor package is provided to prevent a contact defect between a long loop bonding wire and a semiconductor chip, and to guarantee a horizontal distance of a bonding wire loop by using conventional bonding wire equipment. CONSTITUTION: A semiconductor chip(210) has an active surface in which a plurality of center pads(212) are installed. A die pad is a flat type having windows(228) corresponding to the center pads, and is adhered to an upper surface of the active surface. Leads(222) include bonding parts(226) disposed with reference to the die pad, separated from the die pad. Bonding wires(240) have a loop over the die pad, and electrically connect the respective center pads with a bonding parts of the leads through the windows. Molding resin encapsulates the semiconductor chip, the die pad, the bonding wires and the bonding parts of the leads. The die pad is not higher than the bonding part of the lead so that the bonding wire does not contact the die pad.
    • 目的:提供垫片式(POC)型半导体封装,以防止长环状接合线和半导体芯片之间的接触缺陷,并通过使用常规接合线设备来保证接合线环的水平距离。 构成:半导体芯片(210)具有安装有多个中心焊盘(212)的有源面。 芯片焊盘是具有对应于中心焊盘的窗口(228)的平坦型,并且粘附到有源表面的上表面。 引线(222)包括与管芯焊盘相对设置的结合部件(226),与管芯焊盘分离。 接合线(240)在管芯焊盘上具有环路,并且通过窗口将相应的中心焊盘与引线的接合部分电连接。 成型树脂封装半导体芯片,芯片焊盘,接合线和引线的接合部分。 芯片焊盘不高于引线的焊接部分,使得焊丝不会与焊盘接触。
    • 5. 发明授权
    • 패드 온 칩형 반도체 패키지
    • 贴片式半导体封装
    • KR100561549B1
    • 2006-03-17
    • KR1019990043194
    • 1999-10-07
    • 삼성전자주식회사
    • 유연상
    • H01L21/60
    • H01L2924/0002H01L2924/00
    • 본 발명은 반도체 패키지(Semiconductor package)의 구조에 관한 것이며, 더욱 구체적으로는 칩 온 패드(COP)형 반도체 패키지에서 롱 루프 본딩 와이어(Long loop bonding wire)가 반도체 칩의 상면에 접촉하여 단락(Short)되는 등의 불량을 방지하기 위한 것이며, 이를 위하여 센터패드들이 구비된 반도체 칩과 센터패드들에 대응되는 윈도우가 구비된 다이패드를 포함하고 윈도우를 통해 본딩 와이어가 센터패드와 리드들의 본딩부를 전기적으로 연결한 것을 특징으로 하는 패드 온 칩(POC)형 반도체 패키지의 구조를 개시하고, 이에 더하여 다이패드가 리드들의 본딩부보다 낮게 다운 셋(Down set)된 구조와 또는 다이패드가 업 셋(Up set)된 상태에서 다이패드의 상면 외곽을 따라 절연 물질이 부착된 구조를 개시하며, 이러한 구조들을 통하여 롱 루프 본딩 와이어가 반도체 칩의 상면에 접촉되어 단락되는 등의 불량을 방지할 수 있으며, 또한 본딩 와이어 루프의 수평거리를 확보할 수 있는 최신의 와이어 본딩 장비 없이 와이어 본딩 공정을 수행할 수 있게 되어 기존 와이어 본딩 장비의 활용도를 높일 수 있다.
      패드 온 칩(POC ; Pad on chip), 본딩 와이어(Bonding wire), 센터패드, 윈도우(Window), 절연 물질(Insulating material)
    • 9. 发明公开
    • 다이 패드의 변위를 방지하기 위한 리드 프레임
    • 引导框架,防止倒角倾斜
    • KR1020010027267A
    • 2001-04-06
    • KR1019990038944
    • 1999-09-13
    • 삼성전자주식회사
    • 유연상권용안성시찬
    • H01L23/495
    • H01L2224/48247
    • PURPOSE: A lead frame capable of preventing a tilt of a die pad is provided. CONSTITUTION: The lead frame(100) includes the die pad(116) having a flat surface on which a semiconductor chip is mounted, a plurality of tie bars(115a-115d) integrally extended from corners of the die pad(116) and joined to a guide rail(111), and a plurality of leads(113) spaced apart from the die pad(116) and radially extended to the guide rail(111). Each of the tie bars(115a-115d) is downwardly bent near the die pad(116) to lowering the die pad(116). In particular, the lead frame(100) further includes supporting leads(116a,116b,116c) extended to the die pad(116) from parts of the leads(113) to support the die pad(116) together with the tie bars(115-115d). The supporting leads(116a,116b,116c) may be connected to parts of the tie bars(115a-115c) by connecting members(117).
    • 目的:提供能够防止芯片焊盘倾斜的引线框架。 引线框架(100)包括具有安装有半导体芯片的平坦表面的管芯焊盘(116),从管芯焊盘(116)的角部整体延伸的多个连接条(115a-115d),并连接 导轨(111)和与模座(116)间隔开并且径向延伸到导轨(111)的多个引线(113)。 每个连接杆(115a-115d)在管芯焊盘(116)附近向下弯曲,以降低管芯焊盘(116)。 特别地,引线框架(100)还包括从引线(113)的一部分延伸到管芯焊盘(116)的支撑引线(116a,116b,116c),以与连接杆(112)一起支撑管芯焊盘 115-115d)。 支撑引线(116a,116b,116c)可以通过连接构件(117)连接到连接杆(115a-115c)的一部分。