专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102264601B1 자기 메모리 소자 및 이의 제조 방법 有权
公开(公告)号：KR102264601B1
公开(公告)日：2021-06-14
申请号：KR1020140091885
申请日：2014-07-21
申请人： 삼성전자주식회사
发明人： 고승필 , 손명수 , 이길호
IPC分类号： H01L43/08 , H01L27/115 , H01L21/8247

2. 发明公开

KR1020140147367A 반도체 소자의 제조 방법 审中-实审
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020140147367A
公开(公告)日：2014-12-30
申请号：KR1020130070471
申请日：2013-06-19
申请人： 삼성전자주식회사
发明人： 김용준 , 이길호 , 김기준 , 손명수
IPC分类号： H01L21/28 , H01L21/768
CPC分类号： H01L21/76807
摘要： Provided is a manufacturing method of a semiconductor device which forms; a mold layer on a substrate; a first damascene mask layer and a first mask layer on the mold layer; a first mask layer pattern by etching the first mask layer; a first damascene pattern by etching the first damascene mask layer partially by using the first mask layer pattern; a second damascene mask layer on the first mask layer pattern to bury the first damascene pattern; and a second damascene pattern which is overlapped with the first damascene pattern partially by etching the second damascene mask layer and the first mask layer pattern. The manufacturing method of the semiconductor device connects the first damascene pattern and the second damascene pattern by eliminating a portion of the first mask pattern which is exposed by the second damascene pattern and forms a third damascene pattern on the second damascene mask layer to bury the second damascene pattern and forms a trench extended from the first and second damascene patterns by etching the third, second, and first damascene mask layers, and the mold layer by using the residual first mask layer pattern.
摘要翻译：提供一种形成半导体器件的制造方法; 基底上的模具层; 模具层上的第一镶嵌掩模层和第一掩模层; 通过蚀刻第一掩模层的第一掩模层图案; 通过使用第一掩模层图案部分地蚀刻第一镶嵌掩模层的第一镶嵌图案; 在第一掩模层图案上的第二镶嵌掩模层以埋藏第一镶嵌图案; 以及通过蚀刻第二镶嵌掩模层和第一掩模层图案部分地与第一镶嵌图案重叠的第二镶嵌图案。半导体器件的制造方法通过消除由第二镶嵌图案暴露的第一掩模图案的一部分并在第二镶嵌掩模层上形成第三镶嵌图案来连接第一镶嵌图案和第二镶嵌图案，以将第二镶嵌图案通过使用残留的第一掩模层图案蚀刻第三，第二和第一镶嵌掩模层和模具层，形成从第一和第二镶嵌图案延伸的沟槽。

3. 发明授权

KR101997155B1 반도체 소자의 제조 방법 有权
公开(公告)号：KR101997155B1
公开(公告)日：2019-07-05
申请号：KR1020130070471
申请日：2013-06-19
申请人： 삼성전자주식회사
发明人： 김용준 , 이길호 , 김기준 , 손명수
IPC分类号： H01L21/28 , H01L21/768

4. 发明公开

KR1020170022061A 자기 저항 메모리 장치 및 그 제조 방법 审中-实审
标题翻译：磁阻随机访问装置及其制造方法
公开(公告)号：KR1020170022061A
公开(公告)日：2017-03-02
申请号：KR1020150116550
申请日：2015-08-19
申请人： 삼성전자주식회사
发明人： 박정훈 , 손명수 , 심재철 , 고관협 , 송윤종
IPC分类号： H01L43/08 , H01L43/02 , H01L43/12 , H01L43/10
CPC分类号： H01L43/02 , H01L27/228 , H01L43/08 , H01L43/10 , H01L43/12
摘要： 자기저항메모리장치제조방법에서, 기판상에순차적으로적층된하부전극, 자기터널접합(MTJ) 구조물및 상부전극을포함하는메모리유닛을형성한다. 메모리유닛을커버하면서순차적으로적층된캐핑막, 희생막및 식각저지막을포함하는보호막구조물을기판상에형성한다. 보호막구조물상에층간절연막을형성한다. 층간절연막을부분적으로제거하여보호막구조물을노출시키는개구를형성한다. 노출된보호막구조물을부분적으로제거하여상부전극을노출시킨다. 노출된상부전극상에개구를채우는배선을형성한다.
摘要翻译：在制造MRAM器件的方法中，在衬底上形成包括下电极，MTJ结构和顺序层叠的上电极的存储单元。在衬底上形成包括依次堆叠的覆盖层，牺牲层和蚀刻停止层的保护层结构以覆盖存储单元。在保护层结构上形成绝缘中间层。形成绝缘中间层以形成露出保护层结构的开口。暴露的保护层结构被部分去除以暴露上电极。在暴露的上电极上形成布线以填充开口。

5. 发明公开

KR1020160011011A 자기 메모리 소자 및 이의 제조 방법 审中-实审
标题翻译：磁性随机访问装置及其制造方法
公开(公告)号：KR1020160011011A
公开(公告)日：2016-01-29
申请号：KR1020140091885
申请日：2014-07-21
申请人： 삼성전자주식회사
发明人： 고승필 , 손명수 , 이길호
IPC分类号： H01L43/08 , H01L27/115 , H01L21/8247
CPC分类号： H01L27/222 , H01L27/228 , H01L43/02 , H01L43/08 , H01L43/12
摘要： 자기메모리소자는, 기판의제1 및제2 영역상에평탄한제1 상부면을갖는제1 층간절연막이구비된다. 상기제1 영역의제1 층간절연막상에는상기제1 상부면보다높은평탄한제2 상부면을갖고, 상기제2 상부면에는고립된형상의자기터널접합(MTJ) 구조물들및 상기 MTJ 구조물들사이의매립막패턴이노출된패턴구조물이구비된다. 상기패턴구조물상에상기 MTJ 구조물들의상부면과접촉하면서연장되는비트라인들이구비된다. 또한, 상기제1 영역의비트라인들사이의패턴구조물및 상기제2 영역의제1 층간절연막상부면에형성되고, 상기제1 및제2 영역에서단차를갖는식각저지막이구비된다. 상기자기메모리소자는비트라인및 MTJ 구조물의불량이감소된다.
摘要翻译：磁存储器件包括在衬底的第一和第二区域上具有第一上平坦表面的第一层间绝缘层。在第一区域的第一层间绝缘层上，形成比第一上表面高的平坦的第二上表面，并且在第二上表面上设置有隔离形状的磁隧道结（MTJ）结构和图案结构在MTJ结构之间具有暴露的掩埋层图案。在图案结构上，提供的是从与MTJ结构的上表面相接触的位线延伸。此外，在第一区域的位线和第二区域的第一层间绝缘层的上表面之间的图案结构上形成在第一和第二区域中具有阶梯状结构的蚀刻抑制层。磁存储器件减少了位线和MTJ结构的缺陷。

6. 发明公开

KR1020170037706A 자기 메모리 장치 및 그 제조 방법 审中-实审
标题翻译：磁记忆装置及其制造方法
公开(公告)号：KR1020170037706A
公开(公告)日：2017-04-05
申请号：KR1020150136182
申请日：2015-09-25
申请人： 삼성전자주식회사
发明人： 손명수 , 서기석 , 고관협 , 남경태 , 송윤종
IPC分类号： H01L43/12 , H01L43/02 , H01L43/08
CPC分类号： H01L43/12 , H01L27/224 , H01L27/228 , H01L43/02 , H01L43/08
摘要： 본발명은자기메모리장치및 그의제조방법에관한것으로, 기판상에제1 층간절연막을형성하는것, 상기제1 층간절연막을관통하는제1 도전패턴을형성하는것, 상기제1 층간절연막상에몰드절연막을형성하는것, 상기몰드절연막은상기제1 도전패턴과접하는제1 몰드절연막및 상기제1 몰드절연막상의제2 몰드절연막을포함하고, 상기제1 및제2 몰드절연막들과상기제1 층간절연막을관통하는제2 도전패턴을형성하는것 및상기제2 도전패턴상에자기터널접합패턴을형성하는것을포함하는자기메모리장치의제조방법을제공한다.
摘要翻译：本发明涉及一种磁存储器件及其制造方法，包括：在衬底上形成第一层间绝缘膜;形成贯穿第一层间绝缘膜的第一导电图案;形成模制绝缘膜其中，模具绝缘膜包括与第一导电图案接触的第一模具绝缘膜和在第一模具绝缘膜上的第二模具绝缘膜，并且穿过第一和第二模具绝缘膜以及第一层间绝缘膜在第二导电图案上形成磁隧道结图案，通过在第一导电图案上形成第一导电图案，在第二导电图案上形成第二导电图案，形成磁隧道结图案。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式