专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101097488B1 핀 그리드 어레이 기판의 제조방법 失效
标题翻译：制造针栅阵列基板的方法
公开(公告)号：KR101097488B1
公开(公告)日：2011-12-22
申请号：KR1020090084611
申请日：2009-09-08
申请人： 삼성전기주식회사
发明人： 백용호 , 최창규 , 최현식 , 최영식 , 최진원
IPC分类号： H01L23/48 , H01L21/60
摘要： 본발명은핀 그리드어레이기판의제조방법에관한것으로서, 전극패드를구비한기판의상기전극패드상에플럭스를도포하는단계; 상기플럭스가도포된상기전극패드상에마이크로솔더볼을형성하는단계; 상기마이크로솔더볼상에리드핀을장착하는단계; 및상기마이크로솔더볼을리플로우시켜솔더층을형성하는단계;를포함하는핀 그리드어레이기판의제조방법을제공한다.

2. 发明公开

KR1020110124741A 핀 그리드 어레이 기판의 제조방법 无效
标题翻译：制造基板阵列基板的方法
公开(公告)号：KR1020110124741A
公开(公告)日：2011-11-17
申请号：KR1020110111592
申请日：2011-10-28
申请人： 삼성전기주식회사
发明人： 백용호 , 최창규 , 최현식 , 최영식 , 최진원
IPC分类号： H01L23/48 , H01L21/60
CPC分类号： H01L23/49811 , H01L23/49 , H01L24/10
摘要： PURPOSE: A method for manufacturing a pin grid array substrate is provided to prevent a void in a solder layer by forming the solder layer using presolder or micro solder ball in the bonding process of a lead pin. CONSTITUTION: A presolder is formed on an electrode pad(20) of a substrate. Flux is spread on the presolder. A lead pin(100) is mounted on the presolder coated with flux. The lead pin is composed of a head(110) and a connection pin(120). A solder layer(50a) is formed by reflowing the presolder.
摘要翻译：目的：提供一种用于制造针栅阵列基板的方法，以通过在引脚的接合工艺中使用预焊或微焊球形成焊料层来防止焊料层中的空隙。构成：在基板的电极焊盘（20）上形成预焊机。助焊剂在预焊上蔓延。引线销（100）安装在涂有焊剂的预焊机上。引脚由头部（110）和连接销（120）组成。通过回流预焊机形成焊料层（50a）。

3. 发明公开

KR1020110026347A 범프 형성 방법 및 이를 이용하여 제조된 기판 모듈 无效
标题翻译： BUMP形成方法和使用该方法的基板模块
公开(公告)号：KR1020110026347A
公开(公告)日：2011-03-15
申请号：KR1020090084211
申请日：2009-09-07
申请人： 삼성전기주식회사
发明人： 박석현 , 최창규 , 최현식 , 백용호
IPC分类号： H01L21/60
摘要： PURPOSE: A bump forming method and a substrate module using the same are provided to prevent all kinds of crack by minimizing the stress due to a thermal expansion coefficient between first and second substrates. CONSTITUTION: In a bump forming method and a substrate module using the same, a first jig for forming a bump having a first internal space in a substrate(10). A first solder ball(23) is provided in the first internal space. A conducive paste(25) is charged in the first internal space. A second jig for forming a bump having first and second jig which are charged in the conductive paste is provided. A second solder ball(33) is provided in the second internal space. A conductive paste is charged in the second internal space.
摘要翻译：目的：提供一种凸块形成方法和使用其的基板模块，以通过使由第一和第二基板之间的热膨胀系数引起的应力最小化来防止各种裂纹。构成：在凸块形成方法和使用其的基板模块中，形成在基板（10）中具有第一内部空间的凸块的第一夹具。第一焊球（23）设置在第一内部空间中。在第一内部空间中装入有用的糊状物（25）。提供了用于形成具有第一和第二夹具的凸起的第二夹具，其被装载在导电浆料中。第二焊球（33）设置在第二内部空间中。导电膏在第二内部空间中充电。

4. 发明公开

KR1020110020571A 핀 그리드 어래이 패키지 및 그 제조방법 无效
标题翻译： PIN网格阵列包及其制造方法
公开(公告)号：KR1020110020571A
公开(公告)日：2011-03-03
申请号：KR1020090078251
申请日：2009-08-24
申请人： 삼성전기주식회사
发明人： 최현식 , 최창규 , 이상열 , 백용호
IPC分类号： H01L21/60
CPC分类号： H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2224/92125 , H01L2924/00
摘要： PURPOSE: A pin grid array package and a method of manufacturing the same are provided to prevent the warpage of a substrate by forming a resin sealing part on the bottom of the substrate having a pin for connecting to outside. CONSTITUTION: A substrate(110) comprises a semiconductor chip mounting part(135) and a plurality of pins(120) for connecting to outside. A semiconductor chip(130) is mounted in the semiconductor chip mounting part through a connection terminal. A resin sealing part(140) is formed on the other side of the substrate so that the pin is protruded outside. A spacer(150) controls the thickness of the resin sealing part. The resin sealing part has the same height as the outer surface of the spacer.
摘要翻译：目的：提供一种针阵列阵列封装及其制造方法，以通过在具有用于连接到外部的引脚的基板的底部上形成树脂密封部来防止基板的翘曲。构成：衬底（110）包括用于连接到外部的半导体芯片安装部分（135）和多个引脚（120）。半导体芯片（130）通过连接端子安装在半导体芯片安装部分中。树脂密封部（140）形成在基板的另一侧，使得销突出到外侧。间隔物（150）控制树脂密封部的厚度。树脂密封部分具有与隔离物的外表面相同的高度。

5. 发明公开

KR1020110015991A 인쇄회로기판 및 그 제조 방법 无效
标题翻译：印刷电路板及其制造方法
公开(公告)号：KR1020110015991A
公开(公告)日：2011-02-17
申请号：KR1020090073474
申请日：2009-08-10
申请人： 삼성전기주식회사
发明人： 최창규 , 백용호 , 최현식 , 이봉열 , 이상열
IPC分类号： H05K3/18 , H05K3/06
摘要： PURPOSE: A print circuit board and a manufacturing method thereof are provided to obtain the top width of the circuit pattern to be same as the designed value by etching the top of the plating layer in the flash etching process for etching the seed layer. CONSTITUTION: A seed layer(102) is formed by electrolyteless copper plating on the surface of an insulating layer(101). A patterned plating resist is formed on the seed layer. A photosensitive dry film is spread on the seed layer. A plating layer corresponding to the circuit pattern to be formed is formed on the seed layer.
摘要翻译：目的：提供一种印刷电路板及其制造方法，以通过在用于蚀刻种子层的闪光蚀刻工艺中蚀刻镀层的顶部，以获得与设计值相同的电路图案的顶部宽度。构成：通过在绝缘层（101）的表面上的无电解铜电镀形成种子层（102）。在种子层上形成图案化的电镀抗蚀剂。感光干膜在种子层上展开。在种子层上形成与要形成的电路图形相对应的镀层。

6. 发明授权

KR100975927B1 패키지 기판 제조방법 有权
标题翻译：封装板制造方法
公开(公告)号：KR100975927B1
公开(公告)日：2010-08-13
申请号：KR1020080078500
申请日：2008-08-11
申请人： 삼성전기주식회사
发明人： 김남열 , 최철호 , 최창규 , 이동연 , 김지수 , 이상열
IPC分类号： H05K3/18 , H05K3/46
摘要： 본 발명은 패키지 기판 제조방법에 관한 것으로서, 코어층의 양면에 적층되는 층의 갯수가 서로 다른 비대칭 기판을 제작하여, 기판의 신호 전달 속도를 증가시키고, 제조 원가를 감소시킬 수 있는 효과가 있다.
이를 위한 본 발명에 의한 패키지 기판 제조방법은, 코어층을 준비하는 단계와, 상기 코어층의 일면에 블록 필름(block film)을 적층하는 단계와, 상기 코어층의 상기 블록 필름이 적층되지 않은 면에 제1 절연층 및 제1 도금층을 적층하는 단계와, 상기 블록 필름을 제거하는 단계 및 상기 코어층의 양면에 제2 절연층 및 제2 도금층을 적층하는 단계를 포함할 수 있다.
동박적층판, 블록 필름, 빌드업(build-up), 비대칭

7. 发明授权

KR100917029B1 회로기판 제조방법 失效
标题翻译：电路板制造方法
公开(公告)号：KR100917029B1
公开(公告)日：2009-09-10
申请号：KR1020070128533
申请日：2007-12-11
申请人： 삼성전기주식회사
发明人： 김남열 , 최창규 , 최진범 , 박원규 , 황광환
IPC分类号： H05K3/18
摘要： 본 발명은 불규칙한 기판 표면에 의해 발생되는 시드층의 잔여물을 제거하기 위한 회로기판 제조방법에 관한 것이다.
본 발명에 따른 회로기판 제조방법은, 기판 상에 회로 패턴 형성영역이 오픈된 베리어막을 형성하는 단계; 상기 상부가 노출된 기판 상에 시드층을 형성하는 단계; 상기 베리어막 상에 드라이 필름을 증착하는 단계; 상기 드라이 필름을 패터닝하여 상기 베리어막과 동일한 오픈 영역을 갖는 드라이 필름 마스크로 형성하는 단계; 상기 시드층을 도금하여 회로 패턴을 형성하는 단계; 및 상기 드라이 필름 마스크 및 베리어막을 제거하는 단계;를 포함한다. 이에 따라, 본 발명은 기판의 불규칙함에 의해 발생되던 시드층 잔류현상을 방지할 수 있게 됨으로써 이웃하는 회로 패턴에서의 쇼트 발생을 방지할 수 있는 효과가 있다.
무전해 도금, 전해 도금, 회로기판, 시드층, 쇼트, 패턴 불량

8. 发明公开

KR1020100132814A 패키지 기판 有权
标题翻译：包装基板
公开(公告)号：KR1020100132814A
公开(公告)日：2010-12-20
申请号：KR1020090051593
申请日：2009-06-10
申请人： 삼성전기주식회사
发明人： 이상열 , 백용호 , 최창규 , 허재영 , 이봉열
IPC分类号： H05K3/46
摘要： PURPOSE: A package substrate is provided to maintain the flatness of the substrate by including an inner insulating layer or an inner circuit layer with different thicknesses on the upper side and the lower side of the substrate. CONSTITUTION: First inner circuit layer(121, 122) are arranged on the upper side of a core layer(100). First inner insulating layers(111, 112) are arranged on the upper side of the first inner circuit layers. A first external circuit layer is arranged on the upper side of the first inner insulating layers. Second inner circuit layers(141, 142) are arranged at the lower side of the core layer. Second inner insulating layers(131, 132) are arranged under the lower side of the second inner circuit layers. A second external circuit layer(143) is arranged on the upper side of the second inner insulating layer.
摘要翻译：目的：提供一种封装基板，通过在基板的上侧和下侧包括具有不同厚度的内绝缘层或内电路层来保持基板的平坦度。构成：第一内部电路层（121,122）布置在芯层（100）的上侧。第一内绝缘层（111,112）布置在第一内电路层的上侧。第一外部电路层设置在第一内部绝缘层的上侧。第二内部电路层（141,142）布置在芯层的下侧。第二内绝缘层（131,132）布置在第二内电路层的下侧下方。第二外部电路层（143）布置在第二内部绝缘层的上侧。

9. 发明授权

KR100645642B1 고밀도 ＢＧＡ 패키지 기판 및 그 제조방법 失效
标题翻译：高密度BGA封装板及其制造方法
公开(公告)号：KR100645642B1
公开(公告)日：2006-11-15
申请号：KR1020040083204
申请日：2004-10-18
申请人： 삼성전기주식회사
发明人： 최창규 , 위홍복 , 백남철
IPC分类号： H05K3/06
摘要： 본 발명은 BGA 패키지 기판에 솔더 볼 패드 및 와이어 본딩 패드를 동일면에 형성하여 반도체소자와 연결되는 신호라인의 수를 크게 증가시킨 고밀도 BGA 패키지 기판 및 그 제조방법에 관한 것이다.
본 발명에 따른 고밀도 BGA 패키지 기판은 소정의 회로패턴이 형성된 내층; 다수의 상부 솔더 볼 패드 및 다수의 와이어 본딩 패드를 포함하는 회로패턴이 형성된 상부 외층; 다수의 하부 솔더 볼 패드를 포함하는 회로패턴이 형성된 하부 외층; 및 상기 상부 솔더 볼 패드, 상기 와이어 본딩 패드 및 상기 하부 솔더 볼 패드에 대응하는 부분이 열려진 솔더 레지스트;를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 고밀도 BGA 패키지 기판의 제조방법은 (A) 내층, 상부 외층 및 하부 외층을 포함하는 원판을 제공하는 단계; (B) 상기 상부 외층에 다수의 상부 솔더 볼 패드 및 다수의 와이어 본딩 패드를 형성하고, 상기 하부 외층에 다수의 하부 솔더 볼 패드를 형성하는 단계; 및 (C) 상기 상부 솔더 볼 패드, 상기 와이어 본딩 패드 및 상기 하부 솔더 볼 패드에 대응하는 부분이 열려있는 솔더 레지스트 패턴을 형성하는 단계;를 포함하는 것을 특징으로 한다.
BGA, BGA 패키지 기판, 와이어 본딩, 솔더 볼, CSP, 인쇄회로기판

10. 发明公开

KR1020060034072A 고밀도 ＢＧＡ 패키지 기판 및 그 제조방법 失效
标题翻译：高密度BGA封装板及其制造方法
公开(公告)号：KR1020060034072A
公开(公告)日：2006-04-21
申请号：KR1020040083204
申请日：2004-10-18
申请人： 삼성전기주식회사
发明人： 최창규 , 위홍복 , 백남철
IPC分类号： H05K3/06
CPC分类号： H05K3/243 , H01L24/48 , H05K1/111 , H05K3/3436
摘要： 본 발명은 BGA 패키지 기판에 솔더 볼 패드 및 와이어 본딩 패드를 동일면에 형성하여 반도체소자와 연결되는 신호라인의 수를 크게 증가시킨 고밀도 BGA 패키지 기판 및 그 제조방법에 관한 것이다.
본 발명에 따른 고밀도 BGA 패키지 기판은 소정의 회로패턴이 형성된 내층; 다수의 상부 솔더 볼 패드 및 다수의 와이어 본딩 패드를 포함하는 회로패턴이 형성된 상부 외층; 다수의 하부 솔더 볼 패드를 포함하는 회로패턴이 형성된 하부 외층; 및 상기 상부 솔더 볼 패드, 상기 와이어 본딩 패드 및 상기 하부 솔더 볼 패드에 대응하는 부분이 열려진 솔더 레지스트;를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 고밀도 BGA 패키지 기판의 제조방법은 (A) 내층, 상부 외층 및 하부 외층을 포함하는 원판을 제공하는 단계; (B) 상기 상부 외층에 다수의 상부 솔더 볼 패드 및 다수의 와이어 본딩 패드를 형성하고, 상기 하부 외층에 다수의 하부 솔더 볼 패드를 형성하는 단계; 및 (C) 상기 상부 솔더 볼 패드, 상기 와이어 본딩 패드 및 상기 하부 솔더 볼 패드에 대응하는 부분이 열려있는 솔더 레지스트 패턴을 형성하는 단계;를 포함하는 것을 특징으로 한다.
BGA, BGA 패키지 기판, 와이어 본딩, 솔더 볼, CSP, 인쇄회로기판

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式