专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102127809B1 복합 전자부품, 제조방법, 그 실장 기판 및 포장체 有权
公开(公告)号：KR102127809B1
公开(公告)日：2020-07-09
申请号：KR1020170171081
申请日：2017-12-13
申请人： 삼성전기주식회사
发明人： 김진환 , 다나카이치로 , 오대복 , 박재영 , 이창호
IPC分类号： H01G2/22 , H01G2/06 , H01G2/10 , H05K1/18

2. 发明公开

KR1020140138356A 어레이 타입 칩 저항기의 제조 방법 및 그 방법으로 제조된 칩 저항기 有权
标题翻译：制造阵列型芯片电阻的方法和方法制作的阵列芯片电阻
公开(公告)号：KR1020140138356A
公开(公告)日：2014-12-03
申请号：KR1020130059101
申请日：2013-05-24
申请人： 삼성전기주식회사
发明人： 김정일 , 다나카이치로 , 김해인 , 박성호
IPC分类号： H01C17/06 , H01C13/02
CPC分类号： H01C17/065 , H01C1/142 , H01C17/006 , H05K3/3442 , H05K2201/10636
摘要： 본 발명은 상면에 상부 전극이 형성되고, 하면에 상기 상부 전극과 대향하는 하면 전극 및 상기 하면 전극 사이에 개재되는 저항체가 형성되어 있는 기판을 마련하는 단계; 상기 기판을 크기가 일정하도록 식각하고, 그에 따라 각각 분할하여 칩 본체를 마련하는 단계; 상기 칩 본체를 적층하는 단계; 상기 적층된 칩 본체의 측면에 측면 전극 패턴에 따라, 측면 마스크층을 형성하는 단계; 및 상기 측면 마스크층이 형성된 상기 적층된 칩 본체의 측면에 측면 전극을 형성하는 단계;를 포함하는 어레이 타입 칩 저항기 제조 방법에 관한 것이다.
摘要翻译：本发明涉及一种阵列型片式电阻器的制造方法，其特征在于，具备：形成有在其上表面形成有上部电极的基板，与该上部电极相对的下部电极以及位于下部电极之间的电阻器在其下表面上; 通过将衬底蚀刻成相同的尺寸并根据尺寸分割蚀刻结果来提供芯片体; 堆叠芯片体; 在堆叠的芯片主体的侧表面沿着侧面电极图形形成侧面掩模层; 以及在形成侧面掩模层的层叠芯片体的侧面形成侧面电极。

3. 发明公开

KR1020170141631A 복합 전자부품, 제조방법, 그 실장 기판 및 포장체 审中-实审
公开(公告)号：KR1020170141631A
公开(公告)日：2017-12-26
申请号：KR1020170171081
申请日：2017-12-13
申请人： 삼성전기주식회사
发明人： 김진환 , 다나카이치로 , 오대복 , 박재영 , 이창호
IPC分类号： H01G2/22 , H01G2/06 , H01G2/10 , H05K1/18
CPC分类号： H01G2/22 , H01G2/065 , H01G2/10 , H01G4/40 , H05K1/181
摘要： 본발명은복수의유전체층과상기유전체층을사이에두고서로대향하도록배치되는내부전극이적층된세라믹본체로이루어진커패시터와상기세라믹본체상에배치된제1 및제2 전극, 상기제1 및제2 전극사이에배치된방전부및 상기제1 및제2 전극과방전부상에배치된보호층을포함하는 ESD(Electro Static Discharge) 보호소자가결합된복합체; 상기복합체의길이방향제1 측면에배치되며, 상기커패시터의내부전극및 제1 및제2 전극과연결되는입력단자; 및상기복합체의길이방향제2 측면에형성되며, 상기커패시터의내부전극및 제1 및제2 전극과연결되는접지단자;를포함하는복합전자부품에관한것이다.

4. 发明授权

KR101474133B1 어레이 타입 칩 저항기의 제조 방법 및 그 방법으로 제조된 칩 저항기 有权
标题翻译：通过该方法制造阵列型芯片电阻器和阵列芯片电阻器的制造方法
公开(公告)号：KR101474133B1
公开(公告)日：2014-12-19
申请号：KR1020130059101
申请日：2013-05-24
申请人： 삼성전기주식회사
发明人： 김정일 , 다나카이치로 , 김해인 , 박성호
IPC分类号： H01C17/06 , H01C13/02
摘要： 본발명은상면에상면전극이형성되고, 하면에상기상면전극과대향하는하면전극및 상기하면전극사이에개재되는저항체가형성되어있는기판을마련하는단계; 상기기판을크기가일정하도록식각하고, 그에따라각각분할하여칩 본체를마련하는단계; 상기칩 본체를적층하는단계; 상기적층된칩 본체의측면에측면전극패턴에따라, 측면마스크층을형성하는단계; 및상기측면마스크층이형성된상기적층된칩 본체의측면에측면전극을형성하는단계;를포함하는어레이타입칩 저항기제조방법에관한것이다.

5. 发明授权

KR101499716B1 어레이 타입 칩 저항기 및 그 제조 방법 有权
标题翻译：阵列型芯片电阻及其制造方法
公开(公告)号：KR101499716B1
公开(公告)日：2015-03-09
申请号：KR1020130064483
申请日：2013-06-05
申请人： 삼성전기주식회사
发明人： 김정일 , 황하성 , 김해인 , 다나카이치로 , 권오성
IPC分类号： H01C7/00 , H01C17/02
CPC分类号： H01L28/20 , H01C1/01 , H01C1/14 , H01C1/142 , H01C7/003 , H01C17/281 , H01L28/24
摘要： 본 발명은 어레이 타입 칩 저항기에 관한 것이다. 본 발명의 일 실시 형태에 따른 어레이 타입 칩 저항기는 칩 본체; 상기 칩 본체의 하면 양측부에 배치되며, 상기 칩 본체의 모서리까지 연장 형성된 4 쌍의 하부 전극; 상기 하부 전극이 상기 칩 본체의 측면으로 연장되어 형성된 측면 전극; 및 상기 칩 본체 하면의 상기 하부 전극 사이에 개재되며, 상기 하부 전극과 접촉부를 통해 전기적으로 연결되는 저항체;를 포함하고, 상기 측면 전극의 폭을 d1이라 하고, 서로 인접하는 상기 측면 전극 간의 거리를 d2라 하며, 상기 측면 전극의 높이를 h라고 할 때, d1/d2가 0.5 내지 1.5 인 경우에, h의 값은 4,300/d1 um 이상이고, 0.24d2 + 87.26 um 이하일 수 있다.

6. 发明公开

KR1020140023819A 칩 저항기 및 이의 제조 방법 有权
标题翻译：电阻及其制造方法
公开(公告)号：KR1020140023819A
公开(公告)日：2014-02-27
申请号：KR1020120090322
申请日：2012-08-17
申请人： 삼성전기주식회사
发明人： 김용민 , 김정일 , 다나카이치로 , 김영태 , 강헌구
IPC分类号： H01C7/00 , H01C17/06
CPC分类号： H01C7/00 , H01C7/003 , H01C17/006 , H01C17/065 , H01C17/06526 , Y10T29/49082
摘要： The present invention relates to a chip resistor and a method for manufacturing the same. According to one embodiment of the present invention, the chip resistor includes a ceramic substrate; a bonding part formed on one side of the ceramic substrate; and a resistance formed on the bonding part. The bonding part includes at least one among Cu, Ni, and Cu-Ni.
摘要翻译：芯片电阻及其制造方法技术领域本发明涉及片状电阻及其制造方法。根据本发明的一个实施例，片式电阻器包括陶瓷衬底; 形成在所述陶瓷基板的一侧的接合部; 以及形成在所述接合部上的电阻。结合部分包括Cu，Ni和Cu-Ni中的至少一种。

7. 发明授权

KR102127810B1 복합 전자부품, 제조방법, 그 실장 기판 및 포장체 有权
公开(公告)号：KR102127810B1
公开(公告)日：2020-06-29
申请号：KR1020170126368
申请日：2017-09-28
申请人： 삼성전기주식회사
发明人： 김진환 , 다나카이치로 , 오대복 , 박재영 , 이창호
IPC分类号： H01G4/40 , H01G4/232 , H01G2/06 , H05K1/18

8. 发明授权

KR102127807B1 전자 부품 및 이의 제작 방법 有权
公开(公告)号：KR102127807B1
公开(公告)日：2020-06-29
申请号：KR1020180110896
申请日：2018-09-17
申请人： 삼성전기주식회사
发明人： 이종필 , 다나카이치로 , 유두호 , 최현준 , 김형곤 , 노형석 , 김정일
IPC分类号： H01C17/065 , H01C17/28 , H01C7/00 , H01C1/14

9. 发明公开

KR1020170118637A 복합 전자부품, 제조방법, 그 실장 기판 및 포장체 审中-实审
标题翻译：复合电子部件，制造方法，安装板和封装
公开(公告)号：KR1020170118637A
公开(公告)日：2017-10-25
申请号：KR1020170126368
申请日：2017-09-28
申请人： 삼성전기주식회사
发明人： 김진환 , 다나카이치로 , 오대복 , 박재영 , 이창호
IPC分类号： H01G4/40 , H01G4/232 , H01G2/06 , H05K1/18
摘要： 본발명은복수의유전체층과상기유전체층을사이에두고서로대향하도록배치되는내부전극이적층된세라믹본체로이루어진커패시터와상기세라믹본체상에배치된제1 및제2 전극, 상기제1 및제2 전극사이에배치된방전부및 상기제1 및제2 전극과방전부상에배치된보호층을포함하는 ESD(Electro Static Discharge) 보호소자가결합된복합체; 상기복합체의길이방향제1 측면에배치되며, 상기커패시터의내부전극및 제1 및제2 전극과연결되는입력단자; 및상기복합체의길이방향제2 측면에형성되며, 상기커패시터의내부전극및 제1 및제2 전극과연결되는접지단자;를포함하는복합전자부품에관한것이다.
摘要翻译：之间的本发明包括：第一mitje第二电极，设置在所述电容器和由陶瓷主体的内部电极的陶瓷基体的第一mitje第二电极被层叠地布置在所述多个电介质层和所述介电层，以便彼此面对一种ESD（静电放电）含ESD复合物，其包括置于所述放电部分和所述第一和第二电极上的置换放电部分和保护层; 输入端子，所述输入端子设置在所述复合物的纵向方向的一侧上，所述输入端子连接到所述电容器的所述内部电极以及所述第一电极和所述第二电极; 接地端子形成在复合体的纵向方向2侧，并连接到电容器的内部电极以及第一和第二电极。

10. 发明公开

KR1020150135909A 복합 전자부품, 제조방법, 그 실장 기판 및 포장체 无效
标题翻译：复合电子元件及其制造方法，其安装板及其包装单元
公开(公告)号：KR1020150135909A
公开(公告)日：2015-12-04
申请号：KR1020140063094
申请日：2014-05-26
申请人： 삼성전기주식회사
发明人： 김진환 , 오대복 , 박재영 , 다나카이치로 , 이창호
IPC分类号： H01G4/40 , H01G2/06
CPC分类号： H01G2/14 , H01G2/06 , H01G2/22 , H01G4/012 , H01G4/12 , H01G4/248 , H01G4/30 , H01G4/40 , H05K1/0259 , H05K1/181 , H05K3/3442 , H05K2201/10636 , Y02P70/611
摘要： 본발명은복수의유전체층과상기유전체층을사이에두고서로대향하도록배치되는내부전극이적층된세라믹본체로이루어진커패시터와상기세라믹본체상에배치된제1 및제2 전극, 상기제1 및제2 전극사이에배치된방전부및 상기제1 및제2 전극과방전부상에배치된보호층을포함하는 ESD(Electro Static Discharge) 보호소자가결합된복합체; 상기복합체의길이방향제1 측면에배치되며, 상기커패시터의내부전극및 제1 및제2 전극과연결되는입력단자; 및상기복합체의길이방향제2 측면에형성되며, 상기커패시터의내부전극및 제1 및제2 전극과연결되는접지단자;를포함하는복합전자부품에관한것이다.
摘要翻译：复合电子元件技术领域本发明涉及一种复合电子元件，其特征在于：具有由静电放电（ESD）保护元件组成的复合体，所述静电放电（ESD）保护元件包括第一和第二电极，所述第一和第二电极由陶瓷主体其中在电介体体层之间彼此相对配置的内部电极被层叠并且布置在陶瓷主体上，布置在第一和第二电极之间的排出部分和布置在第一和第二电极和排出部分上的保护层 ; 输入端子，其布置在复合体的纵向方向上的第一侧上，并连接到电容器和第一和第二电极的内部电极; 以及接地端子，形成在复合体的长度方向上的第二侧，并且与电容器和第一和第二电极的内部电极连接。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式