专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020170074177A 디스플레이 인터페이스 审中-实审
标题翻译：显示界面
公开(公告)号：KR1020170074177A
公开(公告)日：2017-06-29
申请号：KR1020160169455
申请日：2016-12-13
申请人： 삼성디스플레이 주식회사
发明人： 아미르해니아미르 , 헤크멧모하마드
IPC分类号： G09G3/20 , G09G5/00
CPC分类号： G09G3/2096 , G09G5/003 , G09G2300/0408 , G09G2310/0221 , G09G2310/0291 , G09G2310/0297 , G09G2370/04 , G09G2370/045
摘要： 실시예에따른역방향데이터를위한디스플레이인터페이스는타이밍컨트롤러, 제1 복수의드라이버집적회로, 타이밍컨트롤러및 제1 복수의드라이버집적회로각각에연결된제1 공유된데이터레인, 그리고타이밍컨트롤러및 제1 복수의드라이버집적회로각각에연결된공유된동기화레인을포함한다. 제1 복수의드라이버집적회로각각은디스플레이패널로부터역방향데이터를수신하도록구성된데이터입력및 역방향데이터를저장하도록구성된버퍼를포함한다. 타이밍컨트롤러는트리거링엣지를가지는동기화펄스를주기적으로전송하도록구성된다. 제1 복수의드라이버집적회로각각은트리거링엣지후에복수의중첩하지않는타임슬롯들의각 타임슬롯에서제1 공유된데이터레인상으로타이밍컨트롤러에역방향데이터를주기적으로전송하도록구성된다.
摘要翻译：根据该实施例的上行链路数据的显示界面可以包括定时控制器，第一多个驱动器集成电路的，时序控制器和与所述相应的多个驱动器集成电路车道相关联的第一共享数据，以及定时控制器和第一多个以及连接到每个驱动器集成电路的共享同步通道。第一多个驱动器IC中的每一个包括被配置为从显示面板接收反转数据的数据输入以及被配置为存储反转数据的缓冲器。定时控制器被配置为周期性地发送具有触发边缘的同步脉冲。所述第一多个驱动器IC中的每一个被配置为在所述触发边缘之后的所述多个非重叠时隙中的每个时隙中的第一共享数据线上向所述定时控制器周期性地发送所述反向数据。

2. 发明公开

KR1020170069158A 디스플레이 장치 审中-实审
标题翻译：显示设备
公开(公告)号：KR1020170069158A
公开(公告)日：2017-06-20
申请号：KR1020160166731
申请日：2016-12-08
申请人： 삼성디스플레이 주식회사
发明人： 입티.게리 , 아미르해니아미르
IPC分类号： H01L23/373 , H01L23/367 , H01L23/498 , H01L23/00
CPC分类号： H01L23/373 , H01L23/3735 , H01L23/49855 , H01L24/06 , H01L27/0248
摘要： 본발명의실시예에따르면, 디스플레이장치는디스플레이패널; 및디스플레이패널에연결된집적회로(IC) 조립체를포함하고, 상기 IC 조립체는가요성기판; 가요성기판상의제1 가요성열전도층; 및가요성기판상에있고제1 가요성열전도층에열적으로연결된 IC 칩을포함한다.
摘要翻译：根据本发明的实施例，显示装置包括显示面板; 以及耦合到所述显示面板的集成电路（IC）组件，所述IC组件包括：柔性衬底; 柔性板上的第一柔性导热层; 并且柔性板上的IC芯片与第一柔性导热层热连接。

3. 发明公开

KR1020170039067A 저-레이턴시 고-이득 슬라이서 审中-实审
标题翻译：低延迟高增益切片机
公开(公告)号：KR1020170039067A
公开(公告)日：2017-04-10
申请号：KR1020160127082
申请日：2016-09-30
申请人： 삼성디스플레이 주식회사
发明人： 송산취엔 , 아미르해니아미르
IPC分类号： H03K21/02 , H03K19/094
CPC分类号： H03M1/12 , H03K19/0944
摘要： 일실시예에따른저-레이턴시, 고-이득(LLHG) 슬라이서는: 차동출력포트에결합되고, 트랙킹단계동안차동아날로그입력신호를수신하고차동아날로그입력신호를트랙킹하도록구성된입력스테이지; 차동출력포트에결합되고, 재생성단계동안차동아날로그입력신호에대응하는디지털출력비트들을생성하도록구성된출력스테이지; 및차동출력포트에결합되고, 트랙킹단계동안제1 부하임피던스를제공하고재생성단계동안제2 부하임피던스를제공하도록구성된동조가능저항기 - 제1 부하임피던스는제2 부하임피던스보다낮음 - 를포함한다.
摘要翻译：也就是说，根据实施例的等待时间，高增益（LLHG）限幅器，包括：被配置成接收差分模拟输入信号被耦合到所述差分输出端口的输入级，和一个跟踪步骤的跟踪差分模拟输入信号的装置; 耦合到差分输出端口并被配置为在再生步骤期间产生对应于差分模拟输入信号的数字输出位的输出级; 和一 - 和耦合到所述差分输出端口，而跟踪阶段被配置为提供第一调谐负载阻抗，并提供用于所述第二再生阶段的负载阻抗可以是电阻器 - 第一个负载阻抗比所述第二负载阻抗低。

4. 发明公开

KR1020150137020A 예측 결정 피드백 등화를 위한 시스템 审中-实审
标题翻译：预测性反馈均衡系统
公开(公告)号：KR1020150137020A
公开(公告)日：2015-12-08
申请号：KR1020150073738
申请日：2015-05-27
申请人： 삼성디스플레이 주식회사
发明人： 헤크멧모하마드 , 아미르해니아미르
IPC分类号： H04L25/03
CPC分类号： H04L25/03057 , H04L2025/03503
摘要： 레이트감소된예측 DFE를위한시스템이개시된다. 하나의실시예에서각각 2개의샘플러들및 멀티플렉서-래치를포함하고, 다상클럭에의해제어되는복수의샘플러-멀티플렉서블록들은수신되는아날로그신호를한번에하나씩샘플링하고마지막수신된비트의값을나타낼수 있는각각의멀티플렉서-래치의출력은다른멀티플렉서-래치의선택입력을제어하는데 사용되어, 다른멀티플렉서-래치가샘플링전에상이한정정을수신된아날로그신호에각각적용하는 2개의샘플러들중 적절한샘플러를선택하도록한다. 각각의멀티플렉서-래치는자체의클럭입력에서의신호가제 1 논리레벨을가질때 데이터입력을트래킹하고자체의클럭입력이다른(즉, 제 2) 논리레벨을가질때 자체의상태를보존하는클럭식요소이다.
摘要翻译：公开了一种用于降低速率预测判决反馈均衡（DFE）的系统。在一个实施例中，多个采样器 - 多路复用器块，每个采样器 - 多路复用器块包括两个采样器和多路复用器锁存器，并且由多相时钟控制，一次接收一个接收的模拟信号，并且每个复用器的输出可以表示最后接收的位的值的寄存器用于控制另一多路复用器锁存器的选择性输入，使得另一多路复用器锁存器选择两个采样器中的适当的一个，每个采样器对所接收的每个采样器应用不同的校正采样前的模拟信号。每个多路复用器锁存器是当本机时钟输入处的信号具有第一逻辑电平时跟踪数据输入的时钟元件，并且当时钟输入具有另一（即第二）逻辑电平时保持自己的输出状态。

5. 发明授权

KR102161744B1 위상 오차를 줄이기 위한 시스템, 방법, 및 디스플레이 有权
公开(公告)号：KR102161744B1
公开(公告)日：2020-10-06
申请号：KR1020170059407
申请日：2017-05-12
申请人： 삼성디스플레이 주식회사
发明人： 아미르해니아미르 , 자미르로샨아쉬칸
IPC分类号： H04L7/033 , H04L7/00 , H04L27/10 , H03L7/099 , H03L7/089

6. 发明公开

KR1020170114238A 수신기, 디스플레이, 및 직렬 링크를 초기화하는 방법 审中-实审
标题翻译：如何初始化接收器，显示器和串行链接
公开(公告)号：KR1020170114238A
公开(公告)日：2017-10-13
申请号：KR1020160171561
申请日：2016-12-15
申请人： 삼성디스플레이 주식회사
发明人： 말호트라가우라브 , 아미르해니아미르
IPC分类号： H04N5/52 , H04N5/44 , H04N21/426 , H03G3/20
CPC分类号： H03G3/3036 , H03H2021/0065 , H04B1/16 , H04L25/03057 , H04L25/03114 , H04L25/03885 , H04L2025/03636
摘要： 시리얼수신기에서아날로그프론트엔드를설정하는시스템및 방법이개시된다. 상기시리얼수신기는결정피드백이퀄라이저를포함한다. 초기화동안, 0번째탭 이외의상기결정피드백이퀄라이저의탭들은비활성되고, 상기 0번째탭은상기아날로그프론트엔드의출력에서신호의진폭을추정하는데사용된다. 아날로그프론트엔드이득은상기 0번째탭의추정된값이설정된범위내에있을때까지반복적으로조정된다.
摘要翻译：一种用于设置从串行接收机的模拟前端的系统和方法被公开。串行接收器包括一个判决反馈均衡器。在初始化期间，判决反馈均衡器以外的第0个抽头选项卡是无效的，第0个抽头被用来在所述模拟前端的输出来估计信号的幅度。所述模拟前端增益反复调整，直到它变得在所述估计值的第0个抽头集合的的范围内。

7. 发明公开

KR1020160064020A 직렬 링크용 수신기 및 표시 장치 审中-实审
标题翻译：用于串行链接和显示设备的接收器
公开(公告)号：KR1020160064020A
公开(公告)日：2016-06-07
申请号：KR1020150166358
申请日：2015-11-26
申请人： 삼성디스플레이 주식회사
发明人： 아미르해니아미르 , 산카라나라야난사바리쉬
IPC分类号： G09G5/00
CPC分类号： H04L25/061 , H04L25/028 , H04L25/0292 , H04L25/03057 , H04L27/0002
摘要： 직렬링크용수신기에관한것으로, 상기직렬링크용수신기는수신신호를수신하도록구성된아날로그입력부를가지며, 상기직렬링크용수신기는, 제 1 프론트-엔드(front-end)의입력부에서의신호를샘플링하도록구성된제 1 샘플러(sampler)를포함하는, 상기제 1 프론트-엔드; 제 1 보정치(correction)를상기제 1 프론트-엔드의상기입력부에서의상기신호에가산하도록구성된제 1 보정회로로서, 상기제 1 보정치는제 1 오프셋보정치(offset correction)를포함하는, 상기제 1 보정회로를포함한다. 상기오프셋보정치는수정된부호-부호 LMS(least mean squares) 방법에의해서업데이트된다.
摘要翻译：本发明涉及一种用于串行链路的接收机。接收机包括用于接收接收信号的模拟输入部分。接收机包括第一前端，其包括用于对第一前端的输入部分的信号进行采样的第一采样器; 以及第一校正电路，其将校正值与第一前端的输入部分的信号相加。第一校正电路包括第一偏移校正值。偏移校正值通过校正的符号最小均方（LMS）方法更新。因此，可以提供用于消除组合时钟信号的方法和系统。

8. 发明授权

KR102254048B1 예측 결정 피드백 등화를 위한 시스템 有权
公开(公告)号：KR102254048B1
公开(公告)日：2021-05-20
申请号：KR1020150073738
申请日：2015-05-27
申请人： 삼성디스플레이 주식회사
发明人： 헤크멧모하마드 , 아미르해니아미르
IPC分类号： H04L25/03
摘要： 레이트감소된예측 DFE를위한시스템이개시된다. 하나의실시예에서각각 2개의샘플러들및 멀티플렉서-래치를포함하고, 다상클럭에의해제어되는복수의샘플러-멀티플렉서블록들은수신되는아날로그신호를한번에하나씩샘플링하고마지막수신된비트의값을나타낼수 있는각각의멀티플렉서-래치의출력은다른멀티플렉서-래치의선택입력을제어하는데 사용되어, 다른멀티플렉서-래치가샘플링전에상이한정정을수신된아날로그신호에각각적용하는 2개의샘플러들중 적절한샘플러를선택하도록한다. 각각의멀티플렉서-래치는자체의클럭입력에서의신호가제 1 논리레벨을가질때 데이터입력을트래킹하고자체의클럭입력이다른(즉, 제 2) 논리레벨을가질때 자체의상태를보존하는클럭식요소이다.

9. 发明公开

KR1020170109209A 교정된 결정 피드백 이퀄라이저 및 교정된 결정 피드백 이퀄라이저의 계수를 교정하는 방법 审中-实审
标题翻译：用于校准校准的判决反馈均衡器和校准的判决反馈均衡器的系数的方法
公开(公告)号：KR1020170109209A
公开(公告)日：2017-09-28
申请号：KR1020170008569
申请日：2017-01-18
申请人： 삼성디스플레이 주식회사
发明人： 헤크멧모하마드 , 아미르해니아미르
IPC分类号： H04L25/03 , H03M1/66
CPC分类号： H04L25/03057 , H04B1/16 , H04L25/03146
摘要： 프로세스, 전압, 및온도(PVT: process, voltage, temperature) 범위에걸쳐교정된결정피드백이퀄라이저(DFE: decision feedback equalizer)의계수를교정하는방법에있어서, 교정된 DFE는입력신호의왜곡을감소시키기위한복수의 DFE 탭, 그리고입력신호를샘플링하기위한샘플러를포함하고, 방법은, 미리설정된전압을교정된 DFE의입력에인가하는단계, 복수의 DFE 탭중 하나의 DFE 탭을최대치로설정하는단계, DFE 탭에인가하도록, 소스기준교정기를통해소스기준을생성하는단계, 샘플러의출력을제1 상태에서제2 상태로전이되도록하는제1 레벨로소스기준을변경하는단계, 제1 레벨을교정된소스기준으로서결정하는단계, 그리고교정된 DFE가정상동작하는동안교정된소스기준을 DFE 탭에인가하는단계를포함한다.
摘要翻译：校准在过程，电压和温度（PVT）范围内校准的判定反馈均衡器（DFE）的方法，校准的DFE减少输入信号的失真以及用于对输入信号进行采样的采样器，该方法包括以下步骤：将预定电压施加到校准的DFE的输入，将多个DFE带的一个DFE抽头设置为最大值，将源参考修改为导致采样器的输出从第一状态转换到第二状态的第一级，将第一级应用到DFE抽头，确定为源参考，并在校准的DFE假设操作期间将经校准的源参考应用于DFE抽头。

10. 发明公开

KR1020160068689A 양방향 디스플레이 드라이버 집적 회로 및 이를 포함하는 디스플레이 시스템 审中-实审
标题翻译：双向显示驱动器集成电路和显示系统，包括它们
公开(公告)号：KR1020160068689A
公开(公告)日：2016-06-15
申请号：KR1020150172412
申请日：2015-12-04
申请人： 삼성디스플레이 주식회사
发明人： 아미르해니아미르 , 송산취엔
IPC分类号： G09G3/20
CPC分类号： G09G5/18 , G09G2330/026 , G09G2360/04 , G09G2370/04 , G09G2370/08
摘要： 양방향디스플레이드라이버집적회로(DIC)들의체인이제공된다. 체인은시작부및 종결부를가지고, 체인은복수의 DIC들을포함하고, 복수의 DIC들의각각은: 직접데이터입력, 중계데이터입력및 중계데이터출력을포함한다. 복수의 DIC들의각각은결합된데이터를형성하고결합된데이터를중계데이터출력을통해전송하기위해직접데이터입력에서수신되는데이터를중계데이터입력에서수신되는비트들의스트림과결합하도록구성된다.
摘要翻译：提供了双向显示驱动器集成电路（DIC）。链条有起始部分和末端部分。该链包括多个DIC。每个DIC包括直接数据输入，继电器数据输入和继电器数据输出。每个DIC与从直接数据输入接收的数据的中继数据输入接收的比特流组合，以形成组合数据，并通过中继数据输出发送组合的数据。因此，可以减少从驱动器集成电路到定时控制器的反向数据流的传输成本。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式