专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020090057073A 래치의 임계 위치 결정 방법 및 시스템과, 집적 회로 失效
标题翻译：用于使用单面眼睛确定决策反馈均衡的锁定位置的方法和装置
公开(公告)号：KR1020090057073A
公开(公告)日：2009-06-03
申请号：KR1020097006429
申请日：2007-06-01
申请人： 에이저 시스템즈 엘엘시
发明人： 모빈모하매드에스 , 쉬슬러게리이 , 쉬츠그레고리더블유 , 신다로브스키블라디미르 , 스미스레인에이
IPC分类号： H04B7/005
CPC分类号： H04L25/03057 , H04L2025/03503
摘要： Methods and apparatus are provided for determining the threshold position of one or more latches employed for decision-feedback equalization. A threshold position of a latch employed by a decision-feedback equalizer is determined by constraining input data such that the input data only contains transitions from a first binary value; obtaining a plurality of samples of a single-sided data eye associated with the constrained input data; and determining a threshold position of the latch based on the samples. The constrained input data can comprise (i) transitions from a binary value of 1 to a binary value of 0 or 1; or (ii) transitions from a binary value of 0 to a binary value of 0 or 1. The size of the single-sided data eye can be obtained by analyzing a histogram associated with the single-sided data eye to identify a region having a constant hit count.
摘要翻译：提供了用于确定用于判决反馈均衡的一个或多个锁存器的阈值位置的方法和装置。通过约束输入数据来确定由判决反馈均衡器采用的锁存器的阈值位置，使得输入数据仅包含来自第一二进制值的转换; 获得与所述约束输入数据相关联的单面数据眼睛的多个样本; 以及基于所述样本确定所述锁存器的阈值位置。受约束的输入数据可以包括（i）从二进制值1到二进制值0或1的转换; 或（ii）从二进制值0到二进制值0或1的转换。单面数据眼的大小可以通过分析与单面数据眼相关联的直方图来识别具有不断的命中数。

2. 发明公开

KR20180004767A 프리커서 심볼-간 간섭 감소를 갖는 결정 피드백 등화 审中-公开
标题翻译：带有干扰减少的前兆符号 - 判决反馈均衡
公开(公告)号：KR20180004767A
公开(公告)日：2018-01-12
申请号：KR20177035113
申请日：2016-01-28
IPC分类号： H04L25/03 , H04L27/10
CPC分类号： H04L25/03057 , H04L25/03 , H04L25/03146 , H04L25/03878 , H04L25/03885 , H04L27/01 , H04L2025/0349 , H04L2025/03503
摘要： 수신기(100)에서, 결정피드백등화기(120)는아날로그출력신호(123)를제공하기위해아날로그입력신호(101)로부터의감산을위한감산블록(122)에가중화된포스트커서결정들(121)을제공한다. 포스트커서결정블록(130)은, 이전포스트커서-기반결정(117)에대한응답으로제1 및제2 가능한결정들(136, 137) 중하나를현재포스트커서-기반결정(116)으로선택하기위해제1 및제2 가능한결정들(136, 137)을제공하기위한포스트커서계수의포지티브및 네거티브값들(104, 105)에대해아날로그출력신호(123)를비교한다. 프리커서상쇄블록(108)은, 아날로그입력신호(101)의이전샘플에대한디지털출력신호(124)를제공하기위해아날로그출력신호(123), 이전포스트커서-기반결정(117) 및현재포스트커서-기반결정(116)을수신한다. 프리커서상쇄블록(108)은, 아날로그출력신호(123)를수신하고, 그리고아날로그출력신호(123)에대한가능한디지털출력들(215-218)을제공하기위해서로상이한임계입력들(201-204)을각각수신하기위한비교기들(211-214)을포함한다. 선택스테이지(230)는, 디지털출력신호(124)의선택을위해가능한디지털출력들(215-218)을수신하도록커플링된다.
摘要翻译：在接收器100处，判定反馈均衡器120产生后减法确定121，其在减法块122中被中和以用于从模拟输入信号101中减去以提供模拟输出信号123， Lt。后标志确定块130响应于先前的基于后基于标志的决定117来确定第一和第二可能的决定136,137，图1和2将模拟输出信号123与后标系数的正值104和负值105进行比较，以提供可能的确定136和137。前驱偏移块108包括模拟输出信号123，以提供用于模拟输入信号101的先前样本的数字输出信号124，先前基于光标的判定117，的决定116。前驱偏移块108接收模拟输出信号123和不同阈值输入201-204以提供模拟输出信号123的可能数字输出215-218 ）包括用于接收，分别比较器（211-214）。选择级230被耦合以接收用于选择数字输出信号124的可能的数字输出215-218。

3. 发明授权

KR100985578B1 트렐리스 복호기와 연동하여 동작하는 채널등화장치를가지는 단일반송파수신기 및 그의 채널등화방법 有权
标题翻译：信道均衡器与网格编码调制器进行交互，以及均衡其方法
公开(公告)号：KR100985578B1
公开(公告)日：2010-10-07
申请号：KR1020030003133
申请日：2003-01-16
申请人： 삼성전자주식회사
发明人： 장용덕 , 정해주 , 권용식 , 정진희
IPC分类号： H04N7/015
CPC分类号： H04L25/03057 , H04L25/03203 , H04L25/03267 , H04L2025/03382 , H04L2025/03503
摘要： 트렐리스복호기와 연동하여 동작하는 단일반송파수신기의 채널등화장치 및 그의 채널등화방법이 개시된다. 채널등화장치는, 입력신호의 프리고스트를 제거하는 제1FF부와 입력신호의 포스트고스트를 제거하는 제1FB부를 가지는 제1등화부, 제1등화부의 출력신호에 대해 트렐리스 디코딩을 수행하는 트렐리스복호기, 및 입력신호의 프리고스트를 제거하는 제2FF부와 트렐리스복호기에 의해 디코딩된 신호에 기초하여 입력신호의 포스트고스트를 제거하는 제2FB부를 가지는 제2등화부를 갖는다. 따라서, 트렐리스복호기와 연동하여 동작하는 제1 및 제2등화부를 가짐으로써 채널등화장치의 등화성능 및 등화속도를 향상시킬 수 있다.
트렐리스복호기, 채널등화장치, 전파에러현상, 피드백필터

4. 发明公开

KR1020150137020A 예측 결정 피드백 등화를 위한 시스템 审中-实审
标题翻译：预测性反馈均衡系统
公开(公告)号：KR1020150137020A
公开(公告)日：2015-12-08
申请号：KR1020150073738
申请日：2015-05-27
申请人： 삼성디스플레이 주식회사
发明人： 헤크멧모하마드 , 아미르해니아미르
IPC分类号： H04L25/03
CPC分类号： H04L25/03057 , H04L2025/03503
摘要： 레이트감소된예측 DFE를위한시스템이개시된다. 하나의실시예에서각각 2개의샘플러들및 멀티플렉서-래치를포함하고, 다상클럭에의해제어되는복수의샘플러-멀티플렉서블록들은수신되는아날로그신호를한번에하나씩샘플링하고마지막수신된비트의값을나타낼수 있는각각의멀티플렉서-래치의출력은다른멀티플렉서-래치의선택입력을제어하는데 사용되어, 다른멀티플렉서-래치가샘플링전에상이한정정을수신된아날로그신호에각각적용하는 2개의샘플러들중 적절한샘플러를선택하도록한다. 각각의멀티플렉서-래치는자체의클럭입력에서의신호가제 1 논리레벨을가질때 데이터입력을트래킹하고자체의클럭입력이다른(즉, 제 2) 논리레벨을가질때 자체의상태를보존하는클럭식요소이다.
摘要翻译：公开了一种用于降低速率预测判决反馈均衡（DFE）的系统。在一个实施例中，多个采样器 - 多路复用器块，每个采样器 - 多路复用器块包括两个采样器和多路复用器锁存器，并且由多相时钟控制，一次接收一个接收的模拟信号，并且每个复用器的输出可以表示最后接收的位的值的寄存器用于控制另一多路复用器锁存器的选择性输入，使得另一多路复用器锁存器选择两个采样器中的适当的一个，每个采样器对所接收的每个采样器应用不同的校正采样前的模拟信号。每个多路复用器锁存器是当本机时钟输入处的信号具有第一逻辑电平时跟踪数据输入的时钟元件，并且当时钟输入具有另一（即第二）逻辑电平时保持自己的输出状态。

5. 发明公开

KR1020140103096A 전치 왜곡 선형화 통신 시스템 및 송신기의 전치 왜곡 선형화 방법 审中-实审
标题翻译：数字预失真滤波系统及方法
公开(公告)号：KR1020140103096A
公开(公告)日：2014-08-25
申请号：KR1020147009885
申请日：2012-09-14
申请人： 인텔 코포레이션
发明人： 파샤이-코주리마지드 , 메이든리차드
IPC分类号： H04L25/49
CPC分类号： H04L25/49 , H03F1/3241 , H03F3/193 , H03F3/45179 , H03F2200/405 , H03F2203/45318 , H03F2203/45332 , H03F2203/45394 , H04B15/00 , H04L25/03343 , H04L25/03834 , H04L27/2614 , H04L27/367 , H04L2025/03414 , H04L2025/03503
摘要： 출력 부근에서 협대역 통과 필터(304)의 성능을 개선하는 디지털 전치 왜곡기(112)가 개시되어 있다. 디지털 전치 왜곡기(112)는 통과 대역 필터(304)의 특성에 근거하여 신호에 대한 진폭 수정을 제공한다. 필터 그룹 딜레이 전치 왜곡기(136)는 협대역 통과 필터(304)에 의해 발생하는 그룹 딜레이 변화를 수정하는데 또한 사용될 수 있다.

6. 发明授权

KR101357360B1 래치의 임계 위치 결정 방법 및 시스템과, 집적 회로 失效
标题翻译：用于使用单面眼睛确定决策反馈均衡的锁定位置的方法和装置
公开(公告)号：KR101357360B1
公开(公告)日：2014-02-03
申请号：KR1020097006429
申请日：2007-06-01
申请人： 에이저 시스템즈 엘엘시
发明人： 모빈모하매드에스 , 쉬슬러게리이 , 쉬츠그레고리더블유 , 신다로브스키블라디미르 , 스미스레인에이
IPC分类号： H04B7/005
CPC分类号： H04L25/03057 , H04L2025/03503
摘要： 결정 피드백 등화에 이용되는 하나 이상의 래치의 임계 위치를 결정하는 방법 및 장치가 제공된다. 결정 피드백 등화기에 의해 이용되는 래치의 임계 위치는 입력 데이터가 제 1 이진값으로부터의 전이만을 포함하도록 입력 데이터를 제한하는 단계와, 제한된 입력 데이터와 연관된 단측 데이터 아이의 복수의 샘플을 획득하는 단계와, 샘플에 기초하여 래치의 임계 위치를 결정하는 단계에 의해 결정된다. 제한된 입력 데이터는 (i) 1의 이진값으로부터 0 또는 1의 이진값으로의 전이, 또는 (ii) 0의 이진값으로부터 0 또는 1의 이진값으로의 전이를 포함할 수 있다. 단측 데이터 아이의 크기는 단측 데이터 아이와 연관된 히스토그램을 분석하여 일정한 히트 카운트를 갖는 영역을 식별함으로써 얻어질 수 있다.

7. 发明公开

KR1020110078382A ＤＴＶ 방송 시스템 환경에서 동일 채널 중계기를 위한 다중 레벨 상관 ＬＭＳ 기반의 채널 등화 방법 및 장치 有权
标题翻译：基于数字电视广播系统环境中单频网络复用器的多级相关LMS算法的信道均衡方法和装置
公开(公告)号：KR1020110078382A
公开(公告)日：2011-07-07
申请号：KR1020090135174
申请日：2009-12-31
申请人： 한국산업기술대학교산학협력단
发明人： 김정곤 , 이제경
IPC分类号： H04N7/015 , H04L27/01
CPC分类号： H04L25/03057 , H04L25/0307 , H04L25/03987 , H04L2025/03382 , H04L2025/03503 , H04L2025/0363 , H04L2025/03687 , H04N5/211 , H04N5/4401
摘要： PURPOSE: A channel equalization method and apparatus based on a multi-level correlation LMS(Least Mean Square) algorithm for a single frequency network repeater in a digital TV broadcasting system environment are provided to improve signal receiving property by reducing error signal due to a feedback signal. CONSTITUTION: A correlation value between an input signal and an error signal is calculated. A normalized value between 0 and 1 is produced by dividing the correlation value into a predetermined maximum correlation value. It is determined where the normalized value is included. Each tap coefficient about a feed forward LMS filter and a feedback LMS filter are updated by the step size.
摘要翻译：目的：提供一种基于用于数字电视广播系统环境中的单频网络中继器的多级相关LMS（最小均方）算法的信道均衡方法和装置，以通过减少由于反馈引起的误差信号来改善信号接收特性信号。构成：计算输入信号和误差信号之间的相关值。通过将相关值除以预定的最大相关值来产生0和1之间的归一化值。确定包含归一化值的位置。关于前馈LMS滤波器和反馈LMS滤波器的每个抽头系数通过步长更新。

8. 发明公开

KR1020090010038A 파형등화장치 无效
标题翻译：波形均衡器
公开(公告)号：KR1020090010038A
公开(公告)日：2009-01-28
申请号：KR1020087026498
申请日：2007-10-19
申请人： 파나소닉 주식회사
发明人： 기무라요스케 , 다카노하루카 , 아자카미히로시
IPC分类号： H04N5/21 , H04B7/005
CPC分类号： H04B3/142 , H04L25/03038 , H04L25/03057 , H04L27/06 , H04L2025/03382 , H04L2025/03503 , H04L2025/03687 , H04L2025/037
摘要： Tap coefficients of an FIR filter are prevented from converging to a wrong value. A waveform equalizing device, which equalizes a waveform of an input signal and outputs its result as an output signal, is provided with an FIR filter for carrying out a convolution operation between the input signal and a plurality of its tap coefficients, an IIR filter for carrying out a convolution operation between the output signal and a plurality of its tap coefficients, an adding unit for adding the operation result of the FIR filter to that of the IIR filter, an error detecting unit for detecting an error of the output signal, and a tap coefficient updating unit for updating the tap coefficients of the FIR filter and the IIR filter in accordance with the error. The tap coefficient updating unit makes a step size for updating the tap coefficients of the FIR filter smaller than a step size for updating the tap coefficients of the IIR filter during a period from the operation commencement time of the waveform equalizing drive unit until a predetermined condition is satisfied.
摘要翻译：防止FIR滤波器的抽头系数收敛到错误的值。波形均衡装置，其将输入信号的波形和输出信号的结果输出作为输出信号，设置有用于在输入信号和多个抽头系数之间执行卷积运算的FIR滤波器，用于在输出信号和多个抽头系数之间进行卷积运算，将FIR滤波器的运算结果与IIR滤波器的运算结果相加的加法单元，检测输出信号的误差的误差检测单元，以及抽头系数更新单元，用于根据该误差更新FIR滤波器和IIR滤波器的抽头系数。抽头系数更新单元使从FIR滤波器的抽头系数更新的步长小于从波形均衡驱动单元的操作开始时间到预定条件的时间段期间更新IIR滤波器的抽头系数的步长满意

9. 发明授权

KR100947723B1 브릿지드텝에 의한 널의 적응적 보상필터를 갖는초고속디지털가입자망 모뎀 有权
标题翻译：具有自适应滤波器的数字用户线路调制解调器，用于补偿由桥接抽头产生的
公开(公告)号：KR100947723B1
公开(公告)日：2010-03-16
申请号：KR1020020079723
申请日：2002-12-13
申请人： 주식회사 케이티
发明人： 김동권 , 배병숙
IPC分类号： H04L12/20
CPC分类号： H04L25/03057 , H04L2025/03414 , H04L2025/03503
摘要： 본 발명의 초고속디지털가입자 모뎀은 결정궤환등화기(DFE)의 전단에서 수신신호의 전달함수상에 발생되는 널을 보상하기 위해 상기 널이 발생하는 주파수를 예측 및 추적하여 널 주파수를 찾아내고 찾아낸 예측 널 주파수의 신호성분을 크게 해주는 널 보상장치를 구비하여, 가입자 선로상의 분기(BT)에 의해 발생되는 널에 의한 신호성분의 손실을 등화기 전단에서 미리 보상하여줌으로써 전송오율을 줄여 초고속디지털가입자 서비스의 전송속도 저하를 방지하고 등화기의 텝수를 줄여주어 등화기에 하드웨어 구현시 비용을 절감할 수 있게 된다.

10. 发明授权

KR100876068B1 하이브리드 주파수-시간 영역 등화기 失效
公开(公告)号：KR100876068B1
公开(公告)日：2008-12-26
申请号：KR1020027017567
申请日：2002-04-18
申请人： 코닌클리케 필립스 엔.브이.
发明人： 버루다그나츄
IPC分类号： H04N7/015
CPC分类号： H04L25/03006 , H04L27/2647 , H04L2025/03382 , H04L2025/03503 , H04L2025/03522 , H04L2025/03617
摘要： A channel decoder employs a hybrid frequency-time domain equalizer for effectively combining a frequency domain equalizer with a time domain equalizer to achieve superior static and dynamic multi-path performance compared to conventional decision feedback equalizers. A frequency domain equalizer structure is included within the forward path of a time domain, decision feedback equalizer, with both the frequency domain and time domain portions employing a common error vector. Updates to the taps (frequency bins) may be adapted individually, or fully within the frequency domain without altering the feedback filter. Improved performance, including performance for noisy channels with deep notches, is achieved, and the frequency domain equalizer portion is relieved from equalizing minimum phase zeros of the channel.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式