专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101796650B1 품질 저하를 1ms 이내에 회복하는 방법 및 트랜시버 有权
公开(公告)号：KR101796650B1
公开(公告)日：2017-11-10
申请号：KR1020177024091
申请日：2016-01-25
申请人： 발렌스 세미컨덕터 엘티디.
发明人： 리다에이란 , 코헨가비구르 , 살라몬아비브 , 그레이스이스라엘
IPC分类号： H04L25/03 , H04L1/20
CPC分类号： H04L25/03885 , H04B3/30 , H04L1/0002 , H04L1/20 , H04L25/03305 , H04L2025/03445
摘要： 한트랜시버의동작포인트에서의품질저하를 1 밀리초이내에복구하는방법들및 트랜시버들이제공되며, 상기방법들및 트랜시버들은수신기아날로그프론트엔드(Rx AFE), 적응형디지털이퀄라이저및 적응형디지털캔설러(an adaptive digital equalizer and an adaptive digital canceller; ADEC) 중적어도하나를포함하는적응형모듈, 공통모드센서 AFE(common mode sensor AFE; CMS-AFE), 고속-적응형모드-변환캔설러(fast-adaptive mode-conversion canceller; FA-MCC), 및슬라이서(slicer)를포함한다. 상기 Rx AFE는신호를수신하고상기신호를상기 ADEC에공급하여상기 ADEC에서등화신호를생성하게한다. 상기 CMS-AFE는공통모드신호를감지하고상기공통모드신호를상기 FA-MCC에공급하여상기 FA-MCC에서보상신호를생성하게한다. 상기슬라이서는상기등화신호및 상기보상신호를이용하여슬라이싱결정들및 슬라이싱오류들을생성한다. 품질저하의확인에응답하여, 상기제2 트랜시버는자신의데이터전송레이트를줄여서상기트랜시버에서의검출레이트를개선한다.

2. 发明公开

KR1020170103981A 고속 적응형 모드-변환 디지털 캔설러 有权
标题翻译：高速自适应模式转换数字消除器
公开(公告)号：KR1020170103981A
公开(公告)日：2017-09-13
申请号：KR1020177023417
申请日：2016-01-25
申请人： 발렌스 세미컨덕터 엘티디.
发明人： 리다에이란 , 코헨가비구르 , 살라몬아비브 , 그레이스이스라엘
IPC分类号： H04L25/03 , H04L1/20
CPC分类号： H04L25/03885 , H04B3/30 , H04L1/0002 , H04L1/20 , H04L25/03305 , H04L2025/03445
摘要： 한트랜시버의동작포인트에서의품질저하를 1 밀리초이내에복구하는방법및 트랜시버들이제공되며, 상기방법및 트랜시버들은제2 트랜시버로부터신호를수신하는구성, 적응형디지털이퀄라이저및 캔설러(adaptive digital equalizer and canceller; ADEC)에상기신호를공급하여상기 ADEC에서슬라이서(slicer) 입력신호를생성하게하는구성, 슬라이싱결정들및 슬라이싱오류들을생성하는구성및 이들을이용하여상기 ADEC를적응시키는구성을포함한다. 상기방법및 트랜시버들은상기트랜시버의동작포인트에서의품질저하를확인한직후에, 알려진데이터의전송을상기제2 트랜시버에알려주는구성을포함한다. 그리고상기방법및 트랜시버들은상기품질저하의확인으로부터 1 밀리초이내에, 상기알려진데이터를이용하여상기슬라이싱오류들의정확도를개선하는구성을포함하고, 그럼으로써상기 ADEC의고속적응이가능해지며, 상기 ADEC의고속적응으로상기트랜시버의동작포인트에서의품질은상기트랜시버가상기제2 트랜시버에데이터전송을알려줄수 있게하는레벨로개선된다.
摘要翻译：如何从一个收发器恢复到操作点在小于一毫秒内eseoui降解，并且提供一个收发信机，该方法和收发机被配置为从所述第二收发器，所述自适应数字均衡器接收信号，并且可以seolreo（自适应数字均衡器和消除器 ; ADEC）在ADEC中生成限幅器输入信号，生成限幅决策和限幅错误的配置以及使用它们调整ADEC的配置。该方法和收发信机包括在确认收发信机的操作点降级之后立即通知第二收发信机传输已知数据的配置。并且其中该方法和收发机包括一种配置，该配置使用质量退化确认的一毫秒内的已知数据来提高限幅误差的准确度，由此实现ADEC的快速适配，快速自适应收发器工作点的质量得到了改进，使得收发器虚拟设施2收发器能够通知数据传输。

3. 发明公开

KR1020170091509A 직렬 통신 채널의 성능을 추정을 위한 시스템 및 그 방법, 그리고 연속 시간 선형 등화기를 튜닝하기 위한 방법 审中-实审
标题翻译：用于估计串行通信信道的性能的系统和方法，以及用于调谐连续时间线性均衡器的方法
公开(公告)号：KR1020170091509A
公开(公告)日：2017-08-09
申请号：KR1020170008570
申请日：2017-01-18
申请人： 삼성디스플레이 주식회사
发明人： 말호트라가우라브 , 카말리잘릴
IPC分类号： H04L25/02 , H04L25/03
CPC分类号： H04L25/03885 , H04L25/0212 , H04L25/03038 , H04L25/03057 , H04L25/03343
摘要： 프로세싱회로들을사용하여직렬통신채널의성능을추정하는방법. 채널은송신측으로부터수신측에서의출력스트림으로바이너리입력스트림을송신하도록구성된다. 본방법은제1 유한임펄스응답(FIR: finite impulse response) 시스템으로서수신측에서채널을프로세싱회로들에의해모델링하는단계를포함한다. 모델링하는단계는, 수신측에서수신되는출력스트림을분석함으로써제1 FIR 시스템의커서펄스응답을추정하는단계; 및추정된커서펄스응답을사용하여수신된출력스트림으로부터제1 FIR 시스템의하나이상의프리-커서또는포스트-커서펄스응답들을추정하는단계를포함한다. 본방법은추정된하나이상의프리-커서또는포스트-커서펄스응답들을사용하여프로세싱회로들에의해성능측정을결정하는단계를더 포함한다.
摘要翻译：一种使用处理电路来估计串行通信信道的性能的方法。该通道被配置为将来自发送侧的二进制输入流发送到接收侧的输出流。该方法包括通过处理电路将接收端处的信道建模为第一有限脉冲响应（FIR）系统。建模包括通过分析在接收侧接收的输出流来估计第一FIR系统的光标脉冲响应; 并且使用估计的光标脉冲响应从接收到的输出流估计第一FIR系统的一个或多个前置或后置光脉冲响应。该方法还包括由处理电路使用一个或多个估计的前体或后体脉冲响应来确定性能测量。

4. 发明授权

KR101626924B1 폴딩 순차 적응적 등화기 有权
标题翻译：折叠顺序自适应均衡器
公开(公告)号：KR101626924B1
公开(公告)日：2016-06-02
申请号：KR1020117014067
申请日：2009-11-17
申请人： 셈텍 캐나다 코포레이션
发明人： 샤키바호세인 , 샤샤아니맨사우어
IPC分类号： H04B3/04 , H03G3/30
CPC分类号： H03H21/0012 , H04L25/03885 , H04L27/08 , H04L2025/03363
摘要： 폴딩 (folding) 신호및 적어도하나의게인제어신호를발생시키는게인제어루프; 및전송매질로부터의입력신호와결합되고고-대역폭전송함수및 저대역폭전송함수를입력신호에적용하여출력신호를발생시키는등화기코어를포함하며, 고-대역폭전송함수는상기적어도하나의게인제어신호에비례하는고-대역폭게인을가지며; 폴딩신호가제 1 레벨에있으면, 상기저 대역폭전송함수는게인을갖지않으며, 폴딩신호가제 2 레벨에있으면, 상기저 대역폭전송함수가상기적어도하나의게인제어신호에반비례하는저 대역폭게인을갖는, 등화기가제공된다.

5. 发明公开

KR1020160004219A 송신기와 수신기 사이에서 데이터 신호를 전달하는 채널을 포함하는 고속 링크를 최적화하는 시스템 및 그 방법, 그리고 송신기와 수신기 사이의 채널을 특성화하는 방법 审中-实审
标题翻译：优化包括在发射机和接收机之间传送数据信号的信道的高速链路的系统及其方法和用于表示发射机和接收机之间的信道的方法
公开(公告)号：KR1020160004219A
公开(公告)日：2016-01-12
申请号：KR1020150094370
申请日：2015-07-01
申请人： 삼성디스플레이 주식회사
发明人： 카말리잘릴
IPC分类号： H04L25/03 , H04L25/02
CPC分类号： H04L27/01 , H04B3/46 , H04L25/03057 , H04L25/03343 , H04L25/03885
摘要： 송신기와수신기사이의채널을특성화하는방법이제공된다. 본방법은현재등화기설정에대해획득된아이모니터(eye monitor) 데이터로부터전체심볼간 간섭(ISI: intersymbol interference) 확률밀도함수(PDF: probability density function)를결정하는단계, 전체 ISI PDF로부터현재등화기설정에대한채널 ISI PDF를추출하는단계, 및현재등화기설정에대한채널 ISI PDF 및다른등화기설정에서의임펄스응답을사용하여다른등화기설정에대한전체 ISI PDF를생성하는단계를포함한다. 이러한특성에기초하여, 최적의등화기설정이채널 ISI PDF와등화기응답함수에기초하여복수의등화기설정중에서선택될수 있다.
摘要翻译：提供了用于表征发射机和接收机之间的信道的方法。该方法包括以下步骤：从针对当前均衡器设置获得的眼睛监视数据确定总体符号间干扰（ISI）概率密度函数（PDF）; 从整体ISI PDF提取当前均衡器设置的通道ISI PDF; 并通过使用通道ISI PDF为当前均衡器设置和不同均衡器设置中的脉冲响应，为不同的均衡器设置生成整体ISI PDF。基于这样的特性，可以基于信道ISI PDF和均衡器响应函数在多个均衡器设置中选择最佳均衡器设置。

6. 发明授权

KR101412071B1 ＩＳＩ 제어 방법 및 그 방법을 이용하는 반도체 메모리장치 有权
标题翻译：用于控制ISI的方法和使用该ISI的半导体存储器件
公开(公告)号：KR101412071B1
公开(公告)日：2014-06-26
申请号：KR1020070109699
申请日：2007-10-30
申请人： 삼성전자주식회사
发明人： 장영찬
IPC分类号： G11C11/4093 , G11C11/4096 , G11C11/4076 , G11C11/4078
CPC分类号： H04L25/03885 , H04L7/0054
摘要： ISI(Inter-Symbol Interference) 제어 방법 및 그 방법을 이용하는 반도체 메모리 장치가 개시된다. 상기 ISI 제어 방법은 데이터를 송수신하는 반도체 메모리 장치의 ISI를 감소하기 위한 ISI 제어 방법에 있어서, 송신하는 신호의 한 비트가 샘플링 클락의 일정 구간에 포함되도록 상기 신호의 타이밍을 조절하는 단계, 상기 샘플링 클락의 일정 구간에 포함되는 한 비트가 제 1 논리 상태이고 인접 비트들은 제 2 논리 상태인 테스트 신호를 대응하는 채널을 통하여 송신하는 단계, 상기 테스트 신호와 동일한 주기를 가지고 상기 샘플링 클락의 일정 구간에 포함되는 한 비트가 제 1 논리 상태인 클락 신호를 대응하는 채널을 통하여 송신하는 단계, 상기 테스트 신호 및 상기 클락 신호를 수신하여 상기 샘플링 클럭의 일정 구간동안 적분하고, 상기 테스트 신호의 적분값 및 상기 클락 신호의 적분값을 비교하는 단계 및 상기 비교 결과에 응답하여 상기 테� �트 신호의 펄스 폭을 조절하는 단계를 구비한다.

7. 发明授权

KR100965964B1 적응 등화기 시스템 有权
标题翻译：用于串行通信链路的时钟和数据恢复电路的自适应均衡器
公开(公告)号：KR100965964B1
公开(公告)日：2010-06-24
申请号：KR1020080032094
申请日：2008-04-07
申请人： 시너칩 캄파니 리미티드
发明人： 이봉준
IPC分类号： H04L27/01 , H04B7/005
CPC分类号： H04L25/03019 , H04L7/0004 , H04L7/033 , H04L25/03885 , H04L2025/03356 , H04L2025/03598
摘要： 본 발명에 따른 직렬 통신 링크에 사용되는 적응 등화기 시스템은 직렬 통신 링크의 클록 및 데이터 복원 회로에 의해 생성된 타이밍 정보 및 복원된 데이터의 주파수 패턴을 이용하여 직렬 통신 링크를 통해 수신한 데이터가 과등화되었는(over-equalized) 지 저등화되었는(under-equalized) 지의 여부를 판정한다. 적응 등화기 시스템의 등화 세기는 이러한 판정에 기초하여 조정된다.

8. 发明公开

KR1020090043897A ＩＳＩ 제어 방법 및 그 방법을 이용하는 반도체 메모리장치 有权
标题翻译：用于控制ISI的半导体存储器件的使用方法
公开(公告)号：KR1020090043897A
公开(公告)日：2009-05-07
申请号：KR1020070109699
申请日：2007-10-30
申请人： 삼성전자주식회사
发明人： 장영찬
IPC分类号： G11C11/4093 , G11C11/4096 , G11C11/4076 , G11C11/4078
CPC分类号： H04L25/03885 , H04L7/0054
摘要： ISI(Inter-Symbol Interference) 제어 방법 및 그 방법을 이용하는 반도체 메모리 장치가 개시된다. 상기 ISI 제어 방법은 데이터를 송수신하는 반도체 메모리 장치의 ISI를 감소하기 위한 ISI 제어 방법에 있어서, 송신하는 신호의 한 비트가 샘플링 클락의 일정 구간에 포함되도록 상기 신호의 타이밍을 조절하는 단계, 상기 샘플링 클락의 일정 구간에 포함되는 한 비트가 제 1 논리 상태이고 인접 비트들은 제 2 논리 상태인 테스트 신호를 대응하는 채널을 통하여 송신하는 단계, 상기 테스트 신호와 동일한 주기를 가지고 상기 샘플링 클락의 일정 구간에 포함되는 한 비트가 제 1 논리 상태인 클락 신호를 대응하는 채널을 통하여 송신하는 단계, 상기 테스트 신호 및 상기 클락 신호를 수신하여 상기 샘플링 클럭의 일정 구간동안 적분하고, 상기 테스트 신호의 적분값 및 상기 클락 신호의 적분값을 비교하는 단계 및 상기 비교 결과에 응답하여 상기 테스트 신호의 펄스 폭을 조절하는 단계를 구비한다.

9. 发明公开

KR1020080080575A 고성능 ＡＤＳＬ 라인 조절기 시스템 및 방법 无效
标题翻译：高性能ADSL线路调节器系统和方法
公开(公告)号：KR1020080080575A
公开(公告)日：2008-09-04
申请号：KR1020087015267
申请日：2006-12-07
申请人： 필로지, 인코포레이티드
发明人： 라자발,루이스,알.,에이. , 폰가니스,에드워드,피.
IPC分类号： H04L12/28 , H04M3/32
CPC分类号： H04M1/738 , H04B3/36 , H04L5/14 , H04L25/03885 , H04M3/40 , H04M11/062 , Y02D50/44
摘要： A DSL line conditioner achieves high performance sufficient to simultaneously support video, voice and data signals on standard telephone twisted pair lines (102, 104, 106, 108) over substantially greater distances than are currently available. The line conditioner (100) automatically adjusts and sets the upstream preamplifier (112) and downstream preamplifier (122) gains and attenuations according to the actual degradation imposed upon the upstream and downstream signals by the twisted pair line in which the line conditioner is used. The line conditioner achieves high performance by optimizing the signal-to-noise ratio and signal quality of DSL signals, and has a low power budget that enables it to operate by deriving power from the twisted pair lines over which it is used.
摘要翻译： DSL线路调节器实现了足够高的性能，以在标准电话双绞线（102,104,106,108）上同时支持比目前可用的更远的距离上的视频，语音和数据信号。线路调节器（100）根据使用线路调节器的双绞线对上游信号和下行信号的实际劣化，自动调整并设定上游前置放大器（112）和下游前置放大器（122）增益和衰减。线路调节器通过优化DSL信号的信噪比和信号质量来实现高性能，并且具有低功率预算，使得其能够通过从其所使用的双绞线导出功率来进行操作。

10. 发明授权

KR100795724B1 아이 사이즈 측정 회로, 데이터 통신 시스템의 수신기 및아이 사이즈 측정 방법 有权
标题翻译：用于测量眼睛尺寸的电路，用于数据通信系统的接收器，测量眼睛尺寸的方法
公开(公告)号：KR100795724B1
公开(公告)日：2008-01-17
申请号：KR1020050077834
申请日：2005-08-24
申请人： 삼성전자주식회사
发明人： 오카무라히토시
IPC分类号： H03M9/00
CPC分类号： H04L25/03885 , H04L1/24 , H04L7/0025 , H04L25/03006 , H04L25/49 , H04L2025/03356
摘要： 아이 사이즈 측정 회로는 클럭데이터복원회로(CDR)에 의해 수신 데이터로부터 복원된 클럭으로 수신 데이터를 제1 샘플링하여 제1 샘플 데이터를 생성하고, 상기 복원된 클럭을 소정 위상 범위내에서 쉬프트시킨 쉬프트 클럭으로 상기 수신 데이터를 제2 샘플링하여 제2 샘플 데이터를 생성한다. 상기 제1 및 제2 샘플 데이터가 서로 다른 값인지 여부를 비교하여 에러 횟수를 산출하고, 상기 에러 횟수가 0인 위상 구간을 구하여 아이 사이즈를 산출한다. 따라서, 수신 데이터의 주파수 오프셋 및/또는 지터의 영향을 받지 않고 아이 사이즈를 측정할 수 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式