专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1019940005948A 반도체층 두께를 측정하는 장치 无效
标题翻译：测量半导体层厚度的设备
公开(公告)号：KR1019940005948A
公开(公告)日：1994-03-22
申请号：KR1019930006991
申请日：1993-04-26
申请人： 미쓰비시덴키 가부시키가이샤 , 쟈스코코퍼레이션
发明人： 하또리료 , 니시자와세이지 , 다가하시도구지 , 후가사와료이치
IPC分类号： G01J9/02 , G01B11/06
摘要： 반도체층 두께를 측정하는 장치는 측정에 광을 방사하는 광원과, 광원에서의 광에 변조를 시행하는 시간에 의해 변조된 간섭광을 방사하는 간섭계와, 기판상에 적층된 적어도 1층막을 포함하는 측정시료에 간섭광을 도입하는 광전송부재를 포함하는 광학계와, 시료의 적층막에서 반사되는 간섭광을 받는 광받는 수단과, 반사된 간섭광에서 막간섭성분만을 추출하는 수단과, 막간섭성분의 간섭강도 파형에서 적층된 막의 두께를 계산하는 수단을 포함한다.
받는수단은 서로가 겹치게되는 약간부분의 각 측광 파수 범위를 가지는 복수의 광검지기를 포함한다. 그것에 의해, 각 성분의 파수범위의 합의 파수범위가 전 파수범위로서 얻게되고, 광측정은 각 성분의 단일재료로서는 측정될 수 없는 넓은 파수범위에서 실현될 수가 있다.

2. 发明授权

KR100536113B1 반도체장치의 제조방법 有权
标题翻译：制造半导体器件的方法
公开(公告)号：KR100536113B1
公开(公告)日：2005-12-14
申请号：KR1020020084827
申请日：2002-12-27
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 토쓰카마사히로 , 오쿠토모키 , 하또리료
IPC分类号： H01L21/205
CPC分类号： C23C16/45512 , C23C16/345 , C23C16/44 , C23C16/4586 , C23C16/463 , H01L21/3185
摘要： 질화막의 막형성에서, 암모니아 가스의 사용량을 감소하여, 얻어지는 질화막의 막두께 균일성을 개선한다. 이 실리콘 질화막의 막형성방법은, 실란가스 및 암모니아 가스를 사용하여 촉매 CVD법을 사용하여 기판(1)상에 실리콘 질화막을 막형성하는 방법에 있어서, 실란가스 및 암모니아 가스에 수소가스를 첨가한 가스(5)를, 촉매체(6)에 접촉 후, 기판상에 공급한다. 막형성장치(20)는, 반응실(10)을 구비한다. 반응실의 내부에는, 기판(1)을 유지하는 기판홀더(2)와, 촉매체(6)를 구비한다. 반응실의 외부에는, 실란가스, 암모니아 가스 및 수소가스를 저장하는 가스탱크(11∼13)를 구비한다. 또한, 가스탱크와 반응실을 접속하는 가스배관(15)과, 가스배관으로부터 상기 가스를, 반응실의 내부에 공급하는 가스공급부(4)를 구비한다. 이 제조장치에서는, 가스공급부에서 상기 가스를 촉매체에 접촉 후, 기판에 공급하고, 기판(1)상에 실리콘 질화막을 막형성한다.

3. 发明授权

KR101512783B1 막두께 측정방법 有权
标题翻译：测量薄膜厚度的方法
公开(公告)号：KR101512783B1
公开(公告)日：2015-04-16
申请号：KR1020147010523
申请日：2011-10-26
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 하또리료 , 하마노켄이치
IPC分类号： G01B11/06 , G01B9/02
摘要： 본 발명은, 반도체 기판 위에 형성한 다층의 에피택셜층의 막두께 측정방법 에 관한 것으로서, 반도체 기판(21) 위에, 이 반도체 기판과 실수부의 굴절률 차이가 없는 제1 및 제2 에피택셜층(22, 23)이 이 순서로 적층된 측정 대상(20)에 대해, 푸리에 변환 적외 분광 광도계를 사용한 반사 간섭 해석을 행하고, 얻어진 반사 간섭 패턴에 있어서, 포논 흡수에 의한 굴절률의 이상 분산 영역 근방의 파수 영역에 나타나는 왜곡을 포함하는 간섭 파형과, 수치계산 반사 간섭 패턴의 동일한 파수 영역에서의 간섭 파형이 어긋나지 않도록, 제1 에피택셜층의 두께를 피팅 파라미터로서 사용하고, 수치계산 반사 간섭 패턴을 피팅했을 때에 설정한 제1 에피택셜층의 두께를 갖고, 제1 에피택셜층의 두께의 실측값으로 한다.
摘要翻译：本发明涉及形成于半导体衬底的方法，在半导体基板21，其不具有在半导体衬底和所述第一和第二外延层之间的折射率差的实部的多层外延层的膜厚度测量（22 和23）此序列用于测量目标20的波数区域被层压在，执行使用红外分光光度计的反射干扰分析傅里叶变换，在所得反射干涉图案，引起声子吸收近折射率的反常色散区所述干涉波形包括失真上，进行数值计算，可能会出现使得干扰波的反射干涉图案偏移的相同的频率区域的，并使用该第一外延层的厚度为拟合参数，拟合进行数值计算时反射干涉图案如此设置的第一外延层的厚度被认为是第一外延层的厚度的实际值。

4. 发明公开

KR1020030082356A 반도체장치의 제조방법 有权
公开(公告)号：KR1020030082356A
公开(公告)日：2003-10-22
申请号：KR1020020084827
申请日：2002-12-27
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 토쓰카마사히로 , 오쿠토모키 , 하또리료
IPC分类号： H01L21/205
CPC分类号： C23C16/45512 , C23C16/345 , C23C16/44 , C23C16/4586 , C23C16/463 , H01L21/3185
摘要： 질화막의 막형성에서, 암모니아 가스의 사용량을 감소하여, 얻어지는 질화막의 막두께 균일성을 개선한다. 이 실리콘 질화막의 막형성방법은, 실란가스 및 암모니아 가스를 사용하여 촉매 CVD법을 사용하여 기판(1)상에 실리콘 질화막을 막형성하는 방법에 있어서, 실란가스 및 암모니아 가스에 수소가스를 첨가한 가스(5)를, 촉매체(6)에 접촉 후, 기판상에 공급한다. 막형성장치(20)는, 반응실(10)을 구비한다. 반응실의 내부에는, 기판(1)을 유지하는 기판홀더(2)와, 촉매체(6)를 구비한다. 반응실의 외부에는, 실란가스, 암모니아 가스 및 수소가스를 저장하는 가스탱크(11∼13)를 구비한다. 또한, 가스탱크와 반응실을 접속하는 가스배관(15)과, 가스배관으로부터 상기 가스를, 반응실의 내부에 공급하는 가스공급부(4)를 구비한다. 이 제조장치에서는, 가스공급부에서 상기 가스를 촉매체에 접촉 후, 기판에 공급하고, 기판(1)상에 실리콘 질화막을 막형성한다.

5. 发明公开

KR1020140064989A 막두께 측정방법 有权
标题翻译：薄膜厚度测量方法
公开(公告)号：KR1020140064989A
公开(公告)日：2014-05-28
申请号：KR1020147010523
申请日：2011-10-26
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 하또리료 , 하마노켄이치
IPC分类号： G01B11/06 , G01B9/02
CPC分类号： G01B11/06 , G01B9/02044 , G01B9/02084 , G01B11/0625
摘要： 본 발명은, 반도체 기판 위에 형성한 다층의 에피택셜층의 막두께 측정방법 에 관한 것으로서, 반도체 기판(21) 위에, 이 반도체 기판과 실수부의 굴절률 차이가 없는 제1 및 제2 에피택셜층(22, 23)이 이 순서로 적층된 측정 대상(20)에 대해, 푸리에 변환 적외 분광 광도계를 사용한 반사 간섭 해석 반사 해석을 행하고, 얻어진 반사 간섭 패턴에 있어서, 포논 흡수에 의한 굴절률의 이상 분산 영역 근방의 파수 영역에 나타나는 왜곡을 포함하는 간섭 파형과, 수치계산 반사 간섭 패턴의 동일한 파수 영역에서의 간섭 파형이 어긋나지 않도록, 제1 에피택셜층의 두께를 피팅 파라미터로서 사용하고, 수치계산 반사 간섭 패턴을 피팅했을 때에 설정한 제1 에피택셜층의 두께를 갖고, 제1 에피택셜층의 두께의 실측값으로 한다.

6. 发明授权

KR100984658B1 질화 실리콘막 제작 방법 및 질화 실리콘막 제작 장치 有权
标题翻译：硅氮化硅薄膜成型方法和氮化硅薄膜成型装置
公开(公告)号：KR100984658B1
公开(公告)日：2010-10-01
申请号：KR1020030024605
申请日：2003-04-18
申请人： 캐논 아네르바 가부시키가이샤 , 미쓰비시덴키 가부시키가이샤
发明人： 모리사끼히또시 , 가미야야스시 , 노무라슈지 , 도쯔까마사히로 , 오꾸도모끼 , 하또리료
IPC分类号： C23C16/54
CPC分类号： C23C16/4411 , C23C16/345 , C23C16/44
摘要： (과제) 본 발명은 원하는 막질의 질화 실리콘막을 재현성 양호하게 퇴적시킬 수 있는 박막 제작 장치 및 제작 방법을 제공하는 것을 목적으로 한다.
(해결 수단) 배기계 및 가스 공급계가 연결된 진공 용기내에 발열체 및 기판을 배치하고, 이 발열체를 소정 온도로 유지하여 상기 가스 공급계로부터 공급되는 원료 가스를 분해 또는 활성화시키고, 기판 표면에 질화 실리콘 박막을 퇴적시키는 화학 증착 장치 및 증착 방법으로서, 상기 진공 용기 내부에 상기 발열체 및 기판을 에워싸도록 내벽을 배치하여 막 형성 공간을 형성하고, 상기 막 형성 공간에 원료 가스를 도입하는 가스 도입 수단을 설치함과 동시에, 상기 내벽의 가열 수단 및/또는 냉각 수단을 설치하여 이 내벽을 소정 온도로 제어하는 구성으로 한 것을 특징으로 한다.
질화 실리콘막

7. 发明公开

KR1020030084614A 질화 실리콘막 제작 방법 및 질화 실리콘막 제작 장치 有权
标题翻译：制造氮化硅膜的方法和制造氮化硅膜的装置
公开(公告)号：KR1020030084614A
公开(公告)日：2003-11-01
申请号：KR1020030024605
申请日：2003-04-18
申请人： 캐논 아네르바 가부시키가이샤 , 미쓰비시덴키 가부시키가이샤
发明人： 모리사끼히또시 , 가미야야스시 , 노무라슈지 , 도쯔까마사히로 , 오꾸도모끼 , 하또리료
IPC分类号： C23C16/54
CPC分类号： C23C16/4411 , C23C16/345 , C23C16/44
摘要： (과제) 본 발명은 원하는 막질의 질화 실리콘막을 재현성 양호하게 퇴적시킬 수 있는 박막 제작 장치 및 제작 방법을 제공하는 것을 목적으로 한다.
(해결 수단) 배기계 및 가스 공급계가 연결된 진공 용기내에 발열체 및 기판을 배치하고, 이 발열체를 소정 온도로 유지하여 상기 가스 공급계로부터 공급되는 원료 가스를 분해 또는 활성화시키고, 기판 표면에 질화 실리콘 박막을 퇴적시키는 화학 증착 장치 및 증착 방법으로서, 상기 진공 용기 내부에 상기 발열체 및 기판을 에워싸도록 내벽을 배치하여 막 형성 공간을 형성하고, 상기 막 형성 공간에 원료 가스를 도입하는 가스 도입 수단을 설치함과 동시에, 상기 내벽의 가열 수단 및/또는 냉각 수단을 설치하여 이 내벽을 소정 온도로 제어하는 구성으로 한 것을 특징으로 한다.

8. 发明公开

KR1019950001976A 다층 반도체 박막의 두께 측정 장치 및 그 방법 无效
标题翻译：用于测量多层半导体薄膜的厚度的设备和方法
公开(公告)号：KR1019950001976A
公开(公告)日：1995-01-04
申请号：KR1019940014067
申请日：1994-06-21
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 니시자와세이지 , 다까하시도꾸지 , 하또리료
IPC分类号： H01L21/66

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式