专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100536113B1 반도체장치의 제조방법 有权
标题翻译：制造半导体器件的方法
公开(公告)号：KR100536113B1
公开(公告)日：2005-12-14
申请号：KR1020020084827
申请日：2002-12-27
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 토쓰카마사히로 , 오쿠토모키 , 하또리료
IPC分类号： H01L21/205
CPC分类号： C23C16/45512 , C23C16/345 , C23C16/44 , C23C16/4586 , C23C16/463 , H01L21/3185
摘要： 질화막의 막형성에서, 암모니아 가스의 사용량을 감소하여, 얻어지는 질화막의 막두께 균일성을 개선한다. 이 실리콘 질화막의 막형성방법은, 실란가스 및 암모니아 가스를 사용하여 촉매 CVD법을 사용하여 기판(1)상에 실리콘 질화막을 막형성하는 방법에 있어서, 실란가스 및 암모니아 가스에 수소가스를 첨가한 가스(5)를, 촉매체(6)에 접촉 후, 기판상에 공급한다. 막형성장치(20)는, 반응실(10)을 구비한다. 반응실의 내부에는, 기판(1)을 유지하는 기판홀더(2)와, 촉매체(6)를 구비한다. 반응실의 외부에는, 실란가스, 암모니아 가스 및 수소가스를 저장하는 가스탱크(11∼13)를 구비한다. 또한, 가스탱크와 반응실을 접속하는 가스배관(15)과, 가스배관으로부터 상기 가스를, 반응실의 내부에 공급하는 가스공급부(4)를 구비한다. 이 제조장치에서는, 가스공급부에서 상기 가스를 촉매체에 접촉 후, 기판에 공급하고, 기판(1)상에 실리콘 질화막을 막형성한다.

2. 发明授权

KR100928241B1 전계 효과형 트랜지스터 및 그 제조 방법 有权
标题翻译： 전계효과형트랜지스터및그제조방법
公开(公告)号：KR100928241B1
公开(公告)日：2009-11-24
申请号：KR1020090021045
申请日：2009-03-12
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 아마스가히로타카 , 토쓰카마사히로
IPC分类号： H01L29/80
CPC分类号： H01L29/7787 , H01L29/0649
摘要： A low-cost field-effect transistor with a moisture-resistant gate covered by a thick moisture-resistant insulating film which suppresses an increase in gate capacitance, and a method of manufacturing the field-effect transistor. The field-effect transistor has one of a T-shaped gate electrode and Gamma-shaped gate electrode, a drain electrode, and a source electrode, the source electrode and the drain electrode being electrically connected through an n-doped semiconductor region. The gate, source, and drain electrodes are located on a semiconductor layer which includes an insulating film having a thickness of 50 nm or less and covering a surface of the gate electrode and a surface of the semiconductor layer. A silicon nitride film, deposited by catalytic CVD, covers the insulating film and includes a void volume located between a portion of the gate electrode corresponding to a canopy of an open umbrella and the semiconductor layer.
摘要翻译：一种低成本场效应晶体管及其制造方法，所述低成本场效应晶体管具有防水栅极，所述防水栅极由防止栅极电容增加的厚防潮绝缘膜覆盖。场效应晶体管具有T形栅电极和伽玛形栅电极中的一个，漏电极和源电极，源电极和漏电极通过n掺杂半导体区电连接。栅电极，源电极和漏电极位于半导体层上，半导体层包括厚度为50nm或更小的绝缘膜并覆盖栅电极的表面和半导体层的表面。通过催化CVD沉积的氮化硅膜覆盖绝缘膜并且包括位于对应于敞开式伞的顶盖的部分栅电极和半导体层之间的空隙体积。

3. 发明公开

KR1020030082356A 반도체장치의 제조방법 有权
公开(公告)号：KR1020030082356A
公开(公告)日：2003-10-22
申请号：KR1020020084827
申请日：2002-12-27
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 토쓰카마사히로 , 오쿠토모키 , 하또리료
IPC分类号： H01L21/205
CPC分类号： C23C16/45512 , C23C16/345 , C23C16/44 , C23C16/4586 , C23C16/463 , H01L21/3185
摘要： 질화막의 막형성에서, 암모니아 가스의 사용량을 감소하여, 얻어지는 질화막의 막두께 균일성을 개선한다. 이 실리콘 질화막의 막형성방법은, 실란가스 및 암모니아 가스를 사용하여 촉매 CVD법을 사용하여 기판(1)상에 실리콘 질화막을 막형성하는 방법에 있어서, 실란가스 및 암모니아 가스에 수소가스를 첨가한 가스(5)를, 촉매체(6)에 접촉 후, 기판상에 공급한다. 막형성장치(20)는, 반응실(10)을 구비한다. 반응실의 내부에는, 기판(1)을 유지하는 기판홀더(2)와, 촉매체(6)를 구비한다. 반응실의 외부에는, 실란가스, 암모니아 가스 및 수소가스를 저장하는 가스탱크(11∼13)를 구비한다. 또한, 가스탱크와 반응실을 접속하는 가스배관(15)과, 가스배관으로부터 상기 가스를, 반응실의 내부에 공급하는 가스공급부(4)를 구비한다. 이 제조장치에서는, 가스공급부에서 상기 가스를 촉매체에 접촉 후, 기판에 공급하고, 기판(1)상에 실리콘 질화막을 막형성한다.

4. 发明公开

KR1020090041368A 전계 효과형 트랜지스터 및 그 제조 방법 有权
标题翻译：场效应晶体管及其制造方法
公开(公告)号：KR1020090041368A
公开(公告)日：2009-04-28
申请号：KR1020090021045
申请日：2009-03-12
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 아마스가히로타카 , 토쓰카마사히로
IPC分类号： H01L29/80
CPC分类号： H01L29/7787 , H01L29/0649
摘要： A field effect transistor and a manufacturing method thereof are provided to prevent increase of a gate capacity by depositing a dampproof silicon nitride film by a catalyst chemical vapor deposition method. A field effect transistor includes a gate electrode(10), a drain electrode(9), and a source electrode(8). The drain electrode and the source electrode are arranged on a semiconductor layer. An insulation film covers a neighboring part of the gate electrode and a surface of the semiconductor layer. Thickness of the insulation film is less than 50nm. A silicon nitride film(12) is deposited by a catalyst chemical vapor deposition method, and covers the insulation film. A cavity(14) is formed between the semiconductor layer and a part corresponding to a cover of the gate electrode by the silicon nitride film.
摘要翻译：提供场效应晶体管及其制造方法，以通过催化剂化学气相沉积法沉积防潮氮化硅膜来防止栅极容量的增加。场效应晶体管包括栅电极（10），漏电极（9）和源电极（8）。漏电极和源电极布置在半导体层上。绝缘膜覆盖栅电极的相邻部分和半导体层的表面。绝缘膜的厚度小于50nm。通过催化剂化学气相沉积法沉积氮化硅膜（12）并覆盖绝缘膜。通过氮化硅膜在半导体层与对应于栅电极的盖的部分之间形成空腔（14）。

5. 发明公开

KR1020080033047A 전계 효과형 트랜지스터 및 그 제조 방법 无效
标题翻译：场效应晶体管及其制造方法
公开(公告)号：KR1020080033047A
公开(公告)日：2008-04-16
申请号：KR1020070043442
申请日：2007-05-04
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 아마스가히로타카 , 토쓰카마사히로
IPC分类号： H01L29/80
CPC分类号： H01L29/7787 , H01L29/0649
摘要： A field effect transistor and a method for manufacturing the same are provided to form a cavity between a part of a gate electrode corresponding to a cover of an open umbrella and a semiconductor layer by stacking thickly silicon nitride layers. A field effect transistor(1) includes a T-shaped or a gamma-shaped gate electrode(10), a drain electrode(9), and a source electrode(8) on a semiconductor layer(2). The source electrode and the drain electrode are electrically connected through an n-doped semiconductor region. The gate, drain, and source electrodes are positioned on a semiconductor layer. An insulating layer(11) of 50 nm and less is formed to cover a periphery of the gate electrode and a surface of the semiconductor layer. A silicon nitride layer is formed to cover the insulating layer by using a catalytic CVD method. The silicon nitride layer includes a cavity(14) which is formed between a part of the gate electrode corresponding to a cover of an open umbrella and the semiconductor layer.
摘要翻译：提供场效应晶体管及其制造方法，通过层叠厚氮化硅层，在对应于开伞的盖的一部分栅电极和半导体层之间形成空腔。场效应晶体管（1）包括在半导体层（2）上的T形或γ形栅电极（10），漏电极（9）和源电极（8）。源电极和漏极通过n掺杂半导体区域电连接。栅极，漏极和源极电极位于半导体层上。形成50nm以下的绝缘层（11），以覆盖栅电极的周边和半导体层的表面。通过使用催化CVD法形成覆盖绝缘层的氮化硅层。氮化硅层包括形成在与开放伞的盖子对应的栅电极的一部分与半导体层之间的空腔（14）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式