专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

81. 发明授权

KR101144440B1 Non-volatile memory and the manufacturing method thereof 有权
标题翻译：非易失性存储器及其制造方法
公开(公告)号：KR101144440B1
公开(公告)日：2012-05-10
申请号：KR20120018181
申请日：2012-02-22
申请人： KOWN EUI PIL
发明人： KOWN EUI PIL
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L27/0629 , G11C11/4094 , G11C11/4097 , G11C16/0466 , G11C2207/005 , G11C2211/4016 , H01L21/84 , H01L27/1021 , H01L27/11206 , H01L27/1203 , H01L29/0649 , H01L29/66477 , H01L29/685 , H01L29/8611 , H01L29/872 , H01L27/2409
摘要： PURPOSE: A nonvolatile memory and a manufacturing method thereof are provided to minimize a horizontal area of a memory array and to simplify a manufacturing process of the memory array by using one thin oxide file transistor. CONSTITUTION: An insulation separation film(210) is formed on a semiconductor substrate(215). A first source domain(216) and a first drain domain(217) are formed on the semiconductor substrate. A gate isolation layer(235) is formed on the semiconductor substrate. A gate(240) consisting of a metal layer and a conductive layer is formed on the gate isolation layer. A side wall spacer(225) is formed on a gate sidewall. Dopant of low concentration is doped on the first source domain and the first drain domain. Dopant of high concentration is doped on a second source domain and a second drain domain.
摘要翻译：目的：提供非易失性存储器及其制造方法以使存储器阵列的水平面积最小化，并且通过使用一个薄氧化物文件晶体管来简化存储器阵列的制造过程。构成：在半导体衬底（215）上形成绝缘分离膜（210）。第一源极畴（216）和第一漏极区（217）形成在半导体衬底上。在半导体衬底上形成栅极隔离层（235）。在栅极隔离层上形成由金属层和导电层构成的栅极（240）。侧壁间隔件（225）形成在栅极侧壁上。低浓度的掺杂剂掺杂在第一源极区域和第一漏极区域上。高浓度的掺杂剂掺杂在第二源极域和第二漏极区域上。

82. 发明授权

KR101129760B1 플로팅 바디 메모리 어레이 有权
标题翻译：浮动身体记忆阵列
公开(公告)号：KR101129760B1
公开(公告)日：2012-03-23
申请号：KR1020097027005
申请日：2008-06-25
申请人： 인텔 코포레이션
发明人： 아브씨,위가르,이. , 창,피터,엘.,디. , 소마세카르,디네쉬
IPC分类号： H01L27/108 , H01L21/8242
CPC分类号： G11C7/02 , G11C11/404 , G11C2211/4016
摘要： 어레이 내의 선택된 플로팅 바디 셀의 채널들에 걸쳐 충격 이온화 전위들을 인가하고 다른 비선택된 셀들에 전위를 부과하지 않는 레이아웃들의 실시예들이 본원에 제공된다.
플로팅 바디 셀, 채널, 이온화 전위, 레이아웃,

83. 发明公开

KR1020120028229A 반도체 장치 审中-实审
标题翻译：半导体器件
公开(公告)号：KR1020120028229A
公开(公告)日：2012-03-22
申请号：KR1020110088977
申请日：2011-09-02
申请人： 가부시키가이샤 한도오따이 에네루기 켄큐쇼
发明人： 마츠자키타카노리 , 나가츠카슈헤이 , 이노우에히로키
IPC分类号： G11C7/10 , H01L29/786
CPC分类号： H01L27/1052 , G11C8/08 , G11C11/403 , G11C11/405 , G11C11/4085 , G11C16/02 , G11C16/0433 , G11C16/0483 , G11C16/08 , G11C2211/4016 , H01L27/1214
摘要： PURPOSE: A semiconductor apparatus is provided to maintain information for a long time using a semiconductor material capable of reducing an off-current of a transistor. CONSTITUTION: A memory cell(170) comprises a first transistor, a second transistor, and a first capacitive device(250). The first transistor comprises a first gate electrode, a first source electrode, a first drain electrode, and a first channel formation region. The second transistor comprises a second gate electrode, a second source electrode, a second drain electrode, and a second channel formation region. One electrode of the first gate electrode, the second drain electrode, and the first capacitive device is electrically connected to each other. A first drive circuit is electrically connected to the first drain electrode and the second source electrode. A second drive circuit is electrically connected to the other electrode of the first capacitive device and the second gate electrode.
摘要翻译：目的：提供一种使用能够减少晶体管截止电流的半导体材料长时间保持信息的半导体装置。构成：存储单元（170）包括第一晶体管，第二晶体管和第一电容器件（250）。第一晶体管包括第一栅电极，第一源电极，第一漏电极和第一沟道形成区。第二晶体管包括第二栅电极，第二源电极，第二漏电极和第二沟道形成区域。第一栅电极，第二漏电极和第一电容器件的一个电极彼此电连接。第一驱动电路电连接到第一漏电极和第二源电极。第二驱动电路电连接到第一电容性装置和第二栅电极的另一电极。

84. 发明授权

KR101080200B1 반도체 메모리 장치 및 그 리프레쉬 제어 방법 有权
标题翻译：半导体存储器及其刷新控制方法
公开(公告)号：KR101080200B1
公开(公告)日：2011-11-07
申请号：KR1020090032364
申请日：2009-04-14
申请人： 에스케이하이닉스 주식회사
发明人： 오영훈
IPC分类号： G11C11/401 , G11C11/409
CPC分类号： G11C11/406 , G11C2211/4016 , G11C2211/4065
摘要： 본발명의일 실시예에따른반도체메모리장치는, 워드라인과접속되는게이트, 비트라인과소스라인에연결되는드레인및 소스를각각구비하되, 소스라인을공유하여트랜지스터쌍을형성하는복수개의 FBC(Floating Body Cell) 트랜지스터로이루어지는메모리셀 블록을포함하며, 리프레쉬신호가인에이블되면, 리프레쉬리드신호를인에이블시켜상기메모리셀 블록에저장된데이터를읽어낸후, 리프레쉬라이트신호를인에이블시켜상기읽어낸데이터를상기메모리셀 블록에재기입하도록구성됨을특징으로한다.

85. 发明公开

KR1020110113215A 반도체 기억 장치 无效
公开(公告)号：KR1020110113215A
公开(公告)日：2011-10-14
申请号：KR1020117022772
申请日：2005-06-03
申请人： 르네사스 일렉트로닉스 가부시키가이샤
发明人： 모리시따,후까시 , 아리모또,가즈따미
IPC分类号： H01L27/108 , H01L21/8242
CPC分类号： G11C11/405 , G11C2211/4016 , H01L27/108 , H01L27/10802
摘要： 본 발명은, MOS 프로세스에 의해 제조 가능하며, 게다가 안정 동작을 실현할 수 있는 반도체 기억 장치를 얻는 것을 목적으로 한다. 스토리지 트랜지스터는, 불순물 확산 영역, 채널 형성 영역, 전하 축적 노드, 게이트 산화막, 게이트 전극을 갖고 있다. 게이트 전극은 게이트 라인에, 불순물 확산 영역은 소스 라인에, 각각 접속되어 있다. 스토리지 트랜지스터는, 전하 축적 노드에 홀이 축적되어 있는 상태와, 홀이 축적되어 있지 않은 상태를 발생하는 것에 의해, 각각 데이터 "1" 및 데이터 "0"을 기억한다. 액세스 트랜지스터는, 불순물 확산 영역, 채널 형성 영역, 게이트 산화막, 게이트 전극을 갖고 있다. 불순물 확산 영역은 비트 라인에 접속되어 있다.

86. 发明授权

KR101049600B1 비활성 트랜지스터를 이용한 셀 격리 구조를 포함하는 반도체 메모리 소자 失效
标题翻译：一种包括使用无源晶体管的单元隔离结构的半导体存储器件
公开(公告)号：KR101049600B1
公开(公告)日：2011-07-14
申请号：KR1020080132653
申请日：2008-12-23
申请人： 에스케이하이닉스 주식회사
发明人： 황상민
IPC分类号： H01L21/8247 , H01L27/115 , H01L21/76
CPC分类号： H01L27/108 , G11C11/404 , G11C2211/4016 , H01L27/10802 , H01L29/7841
摘要： 플로팅 바디 셀을 포함하는 반도체 메모리 소자가 개시된다. 본 반도체 메모리 소자는, SOI 반도체 기판 위에 형성된 메모리셀 활성영역과, 메모리셀 활성영역에 형성된 복수개의 플로팅 바디 셀 트랜지스터와, 복수개의 플로팅 바디 셀 트랜지스터들 사이에 형성된 셀격리용 비활성 트랜지스터를 포함한다. 여기서, 셀격리용 비활성 트랜지스터는 반도체 메모리 소자의 동작 중에 항상 오프 상태로 제어되는 것을 특징으로 한다.
반도체, 플로팅 바디 셀
摘要翻译：公开了一种包括浮体单元的半导体存储器件。这是一种半导体存储器装置包括：非活动晶体管，形成在半导体基板上的SOI存储单元的有源区，和多个形成在所述存储器单元有源区浮体单元晶体管，多个浮体单元晶体管之间限定的细胞是分离的。这里，在半导体存储器件的操作期间，单元隔离无效晶体管总是被控制为处于截止状态。

87. 发明公开

KR1020100113842A 반도체 메모리 장치 및 그 리프레쉬 제어 방법 有权
标题翻译：半导体存储器及其相应的刷新控制方法
公开(公告)号：KR1020100113842A
公开(公告)日：2010-10-22
申请号：KR1020090032364
申请日：2009-04-14
申请人： 에스케이하이닉스 주식회사
发明人： 오영훈
IPC分类号： G11C11/401 , G11C11/409
CPC分类号： G11C11/406 , G11C2211/4016 , G11C2211/4065 , G11C11/4085 , G11C11/4087 , G11C11/4091 , G11C11/4094 , G11C11/4096
摘要： PURPOSE: A semiconductor memory apparatus and a refresh control method of the same are provided to suppress data loss by applying a refresh mode to the device. CONSTITUTION: A memory cell block(19) is formed of a plurality of FBC(Floating Body Cell) transistors. The FBC transistor comprises a drain, a source, and gate. The gate is connected to a word line. The drain and source are connected to a bit line and a source line. Data stored in the memory cell block is read by making a refresh read signal enable.
摘要翻译：目的：提供一种半导体存储装置及其刷新控制方法，通过对该装置应用刷新模式来抑制数据丢失。构成：存储单元块（19）由多个FBC（浮动体单元）晶体管形成。 FBC晶体管包括漏极，源极和栅极。门连接到字线。漏极和源极连接到位线和源极线。通过使刷新读取信号使能来读取存储在存储单元块中的数据。

88. 发明公开

KR1020100073871A 비활성 트랜지스터를 이용한 셀 격리 구조를 포함하는 반도체 메모리 소자 失效
标题翻译：包含使用非线性晶体管的细胞分离结构的半导体存储器件
公开(公告)号：KR1020100073871A
公开(公告)日：2010-07-01
申请号：KR1020080132653
申请日：2008-12-23
申请人： 에스케이하이닉스 주식회사
发明人： 황상민
IPC分类号： H01L21/8247 , H01L27/115 , H01L21/76
CPC分类号： H01L27/108 , G11C11/404 , G11C2211/4016 , H01L27/10802 , H01L29/7841 , H01L27/2436
摘要： PURPOSE: A semiconductor memory device is provided to minimize a region in which a memory cell is formed by simplifying the pattern of a memory cell active region which is formed in a memory cell array. CONSTITUTION: A memory cell active region is formed on silicon on insulator semiconductor substrate(19). A floating body cell transistor is formed in the memory cell active region. Floating body cell transistors are formed in the memory cell active region. A non-active transistor for isolating cells is formed between the floating body cell transistors. The non-active transistor for isolating the cells is composed of a word-line(20), a source/drain(18), and a substrate region(19a). The non-active transistor is controlled in an off-state while a semiconductor memory device is operating.
摘要翻译：目的：提供一种半导体存储器件，通过简化形成在存储单元阵列中的存储单元有源区的图案来最小化形成存储单元的区域。构成：在绝缘体上的半导体衬底（19）上形成存储单元有源区。在存储单元有源区中形成浮体单元晶体管。浮动体单元晶体管形成在存储单元有源区中。在浮体单元晶体管之间形成用于隔离单元的非有源晶体管。用于隔离单元的非有源晶体管由字线（20），源极/漏极（18）和衬底区域（19a）组成。半导体存储器件工作时，非活性晶体管被控制在截止状态。

89. 发明授权

KR100954018B1 반도체 메모리 디바이스 失效
标题翻译：半导体存储器件
公开(公告)号：KR100954018B1
公开(公告)日：2010-04-20
申请号：KR1020070098326
申请日：2007-09-28
申请人： 가부시끼가이샤 도시바
发明人： 시노도모아끼 , 니따야마아끼히로 , 하마모또다께시 , 아오찌히데아끼 , 오사와다까시 , 후꾸다료
IPC分类号： H01L27/115 , H01L21/8247 , H01L27/108 , H01L21/8242
CPC分类号： H01L29/792 , G11C11/404 , G11C11/4074 , G11C14/0018 , G11C2211/4016 , H01L21/28282 , H01L27/115 , H01L27/11568 , H01L27/1203 , H01L29/42344 , H01L29/785 , H01L29/78648
摘要： 본 발명은 전하 트랩핑막; 게이트 절연막; 전하 트랩핑막상의 백 게이트; 게이트 절연막상의 프런트 게이트; 및 드레인과 소스 사이에 제공되는 보디 영역을 포함하며, 메모리는 보디 영역 내의 다수 캐리어의 수에 따라 데이터를 저장하기 위한 제1 저장 상태와 전하 트랩핑막 내의 전하량에 따라 데이터를 저장하기 위한 제2 저장 상태를 포함하고, 메모리는 보디 영역 내의 다수 캐리어의 수를 전하 트랩핑막 내의 전하량으로 변환함으로써 제1 저장 상태에서 제2 저장 상태로 시프트되거나, 전하 트랩핑막 내의 전하량을 보디 영역 내의 다수 캐리어의 수로 변환함으로써 제2 저장 상태에서 제1 저장 상태로 시프트된다.
트랩핑막, 게이트 절연막, 보디 영역, 다수 캐리어, 전하량
摘要翻译：本发明涉及一种电荷捕获膜; 栅绝缘膜; 电荷捕捉膜上的后门; 栅绝缘膜上的前栅极; 和包括漏极和源极之间的体区，所述存储器是第一存储数据，根据所述第一存储状态和电荷俘获电荷的薄膜用于在身体区域存储关于多数载流子的数目的数据取决于存储状态，以及存储器或移位，通过从第一存储状态转换多数载流子的数目在主体区域，以电荷的量在所述电荷捕捉层到第二存储状态时，电荷俘获的多个载波中的电荷量在膜主体区通过从第二存储状态转换到第一存储状态而转移到第一存储状态。

90. 发明公开

KR20100023642A Semiconductor memory device comprising memory dell array having dynamic memory cells using floating body transistor and sense amplifier thereof 审中-公开
标题翻译：包含使用浮动体状晶体管和感测放大器的具有动态记忆细胞的记忆细胞阵列的半导体存储器件
公开(公告)号：KR20100023642A
公开(公告)日：2010-03-04
申请号：KR20080082517
申请日：2008-08-22
申请人： SAMSUNG ELECTRONICS CO LTD
发明人： JOO HAN SUNG , LEE JAE WOOK
IPC分类号： G11C11/4096 , G11C11/4074 , G11C11/4091 , G11C11/4094
CPC分类号： G11C11/406 , G11C11/4091 , G11C2211/4016
摘要： PURPOSE: A semiconductor memory device and a sense amplifier thereof are provided to perform a refresh operation by performing selectively restoring or reading operation to a memory cell in which data "0" is saved. CONSTITUTION: A memory cell array block(100) is connected between word lines, source lines and bit lines. The memory cell array block includes memory cells. The memory cells include a transistor with a floating body. The memory cell array includes a plurality of sense amplifiers(20) connected to each bit lines. The sense amplifiers amplify the corresponding signal of bit lines and output the signal to a data input output line.
摘要翻译：目的：提供半导体存储器件及其读出放大器，通过对保存数据“0”的存储单元进行选择性地恢复或读取操作来执行刷新操作。构成：存储单元阵列块（100）连接在字线，源极线和位线之间。存储单元阵列块包括存储单元。存储单元包括具有浮体的晶体管。存储单元阵列包括连接到每个位线的多个读出放大器（20）。感测放大器放大位线的相应信号，并将信号输出到数据输入输出线。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式