专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

81. 发明公开

KR1020120118762A 불휘발성 메모리 장치, 불휘발성 메모리 시스템 및 그것의 랜덤 데이터 읽기 방법 审中-实审
标题翻译：非易失性存储器件和非易失性存储器系统及其随机数据读取方法
公开(公告)号：KR1020120118762A
公开(公告)日：2012-10-29
申请号：KR1020110036350
申请日：2011-04-19
申请人： 삼성전자주식회사
发明人： 이기준 , 김재홍 , 임세진 , 정정수
IPC分类号： G11C16/26 , G11C16/06 , G06F12/00 , G06F3/06
CPC分类号： G06F12/06 , G06F7/58 , G06F7/584 , G06F7/724 , G06F11/1008 , G06F11/1012 , G06F11/1044 , G06F11/1048 , G06F12/0246 , G06F2212/251 , G11C7/1006 , G11C16/00 , H03M13/03 , G11C16/26 , G06F3/06 , G06F12/00 , G11C16/06
摘要： PURPOSE: A nonvolatile memory device, a nonvolatile memory system, and a random data reading method thereof are provided to improve reliability by suppressing the variation of threshold voltages of memory cells. CONSTITUTION: An array includes memory cells which are arranged in rows and columns. A randomizing and de-randomizing circuit(600a) randomizes data stored in the array, generates a seed in reference to position information of the random data and an initial seed of a page including read requested random data in a random read operation, and de-randomizes the random data by applying a random sequence generated from the seed. A seed converter(611) converts the initial seed into finite field element. A location table(613) stores the location information of a sector.
摘要翻译：目的：提供一种非易失性存储器件，非易失性存储器系统及其随机数据读取方法，通过抑制存储器单元的阈值电压的变化来提高可靠性。构成：阵列包括以行和列排列的存储单元。随机化和去随机化电路（600a）使存储在阵列中的数据随机化，参考随机数据的位置信息和随机读取操作中包括读取请求随机数据的页面的初始种子生成种子，通过应用从种子生成的随机序列随机化随机数据。种子转换器（611）将初始种子转换为有限域元素。位置表（613）存储扇区的位置信息。

82. 发明公开

KR1020120117542A 메모리 컨트롤러 구동방법, 메모리 컨트롤러, 메모리 장치 및 메모리 시스템 有权
标题翻译：操作存储器控制器，存储器控制器，存储器件和存储器系统的方法
公开(公告)号：KR1020120117542A
公开(公告)日：2012-10-24
申请号：KR1020110035353
申请日：2011-04-15
申请人： 삼성전자주식회사
发明人： 조경래 , 공준진 , 김재홍
IPC分类号： G11C16/10 , G11C16/34 , G11C16/06 , G06F13/16
CPC分类号： G11C11/5642 , G11C16/3418 , G11C29/44 , G11C29/56008 , G11C2029/1208 , G11C2029/4402 , G11C16/10 , G06F13/16 , G11C16/06 , G11C16/34
摘要： PURPOSE: A method for driving a memory controller, the memory controller, a memory device, and a memory system are provided to improve the reliability of data by performing a reprogram operation. CONSTITUTION: A first data is read from a nonvolatile memory cell using a first read voltage(S10). A second data is read from the nonvolatile memory cell using a second read voltage which is different from the first read voltage(S20). A nonvolatile memory cell is reprogrammed according to a comparison result by comparing the first read voltage with the second read voltage(S40).
摘要翻译：目的：提供一种用于驱动存储器控制器，存储器控制器，存储器件和存储器系统的方法，以通过执行重新编程操作来提高数据的可靠性。构成：使用第一读取电压从非易失性存储单元读取第一数据（S10）。使用与第一读取电压不同的第二读取电压从非易失性存储单元读取第二数据（S20）。通过比较第一读取电压和第二读取电压，根据比较结果重新编程非易失性存储器单元（S40）。

83. 发明公开

KR1020120061094A 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서 有权
标题翻译：模拟到数字转换器和包括它的图像传感器
公开(公告)号：KR1020120061094A
公开(公告)日：2012-06-13
申请号：KR1020100103212
申请日：2010-10-22
申请人： 삼성전자주식회사
发明人： 정운기 , 서진호 , 유귀성 , 권민호 , 김재홍
IPC分类号： H03M1/12 , H03M3/00 , H04N5/378
CPC分类号： H03M3/418 , H03M3/43 , H03M3/474 , H04N5/378 , H03M1/12
摘要： PURPOSE: An analog to digital converter and an image sensor including the same are provided to improve a working speed without the additional consumption of power or a circuit size by arranging a modulation unit including a plurality of modulators. CONSTITUTION: An analog to digital converter(1000) includes a modulation unit(1100) and a digital signal generation unit(1200). The modulation unit is arranged in one or more column lines from a plurality of column lines. The plurality of column lines respectively provides analog input signals. The modulation unit calculates the analog input signal provided from corresponding column lines. The modulation unit generates a digital bit stream signal corresponding to a part of digital signal bits in each stage. The digital signal generation unit generates a digital signal corresponding to the analog input signal by counting digital bit stream signals.
摘要翻译：目的：提供模数转换器和包括该模数转换器的图像传感器，以通过布置包括多个调制器的调制单元来提高工作速度，而不需要额外的功率消耗或电路尺寸。构成：模数转换器（1000）包括调制单元（1100）和数字信号生成单元（1200）。调制单元从多条列线排列成一列或多列。多个列线分别提供模拟输入信号。调制单元计算从相应列线提供的模拟输入信号。调制单元在每一级产生对应于一部分数字信号位的数字比特流信号。数字信号生成单元通过对数字比特流信号进行计数来生成与模拟输入信号对应的数字信号。

84. 发明授权

KR101106641B1 광 기록재생장치의 데이터 파일 디스플레이장치 失效
标题翻译：用于光盘记录/再现装置中的数据文件的显示装置
公开(公告)号：KR101106641B1
公开(公告)日：2012-01-18
申请号：KR1020050073467
申请日：2005-08-10
申请人： 삼성전자주식회사
发明人： 오영석 , 김철환 , 김재홍 , 이승용 , 이형규 , 조은옥 , 이진 , 이원형 , 구선영 , 이은래
IPC分类号： G11B20/10 , G11B27/10
摘要： 본 발명은 네비게이션 태스크와, 공통버퍼와, GUI 태스크사이의 상호작용을 통하여 MP3, JPEG, DivX 등 거의 모든 컨텐츠에 대하여 하나의 화면에 해당 컨텐츠의 데이터 파일 정보 및 헤더 데이터 정보를 함께 디스플레이함으로서 사용자가 원하는 데이터 파일 항목을 보다 쉽고 편리하게 실행하여 감상할 수 있다.
이를 위해 본 발명은 복수의 필드로 이루어진 화면을 갖는 디스플레이부와, 복수의 데이터 파일이 저장된 디스크와, 데이터 파일의 일반정보 및 상태정보를 저장하는 공통 버퍼와, 저장메시지에 따라 디스크에 저장된 데이터 파일의 일반정보 및 상태정보를 읽어 공통버퍼에 정보별로 구분하여 저장시키는 네비게이션 태스크와, 사용자의 명령에 따라 네비게이션 태스크에 해당 데이터 파일에 대한 저장메시지를 전송하고, 네비게이션 태스크에 의해 공통 버퍼에 저장된 정보를 읽어 디스플레이부의 각 필드별로 디스플레이시키는 GUI 태스크를 포함한다.

85. 发明公开

KR1020110099563A 상태 기반 불휘발성 메모리 장치 및 그것의 에러 정정 방법 有权
标题翻译：基于状态的非易失性存储器件及其错误的正确方法
公开(公告)号：KR1020110099563A
公开(公告)日：2011-09-08
申请号：KR1020100018657
申请日：2010-03-02
申请人： 삼성전자주식회사
发明人： 김용준 , 김재홍 , 공준진 , 손홍락
IPC分类号： G06F11/08 , G06F12/16
CPC分类号： G11C16/04
摘要： 본 발명에 따른 상태 기반 불휘발성 메모리 장치의 에러 정정 방법은, 부호어(Codeword)를 선택된 메모리 셀들에 할당하되, 상기 부호어 중 제 1 비트 그룹을 제 1 메모리 셀에, 상기 부호어 중 제 2 비트 그룹을 제 2 메모리 셀에 할당하는 단계, 그리고 상기 부호어를 상기 선택된 메모리 셀들에 프로그램하는 단계를 포함하되, 상기 제 1 비트 그룹과 상기 제 2 비트 그룹은 각각 상기 부호어 상에서 연속되는 비트들이다.

86. 发明公开

KR1020110017718A 플래시 메모리 장치, 이의 프로그램 방법 및 독출 방법 有权
标题翻译：闪存存储器件，程序方法及其读取方法
公开(公告)号：KR1020110017718A
公开(公告)日：2011-02-22
申请号：KR1020090075334
申请日：2009-08-14
申请人： 삼성전자주식회사
发明人： 은희석 , 김종한 , 김재홍 , 채동혁 , 송승환 , 유한웅 , 공준진 , 이영환 , 조경래 , 김용준
IPC分类号： G11C16/04 , G11C16/10 , G11C16/26 , G11C16/30
CPC分类号： G11C11/5628 , G11C11/5642 , G11C16/04 , G11C16/10 , G11C16/26 , G11C16/30
摘要： PURPOSE: A flash memory device, a program method thereof, and a read-out method thereof are provided to program at least N+1 bits in a single memory cell by sequentially executing a programming process for the upper program state and the lower program state of an N-th page. CONSTITUTION: A flash memory device comprises a control logic(160) and a bit level conversion control circuit(180). The control logic controls a program or read-out process regarding the first or N bit of data in response to a program command or read-out command. When the program or read-out process regarding the first or N bit of the data is completed, the bit level conversion control circuit executes a program or read-out process for an N+1 bit of the data in response to a control signal.
摘要翻译：目的：提供一种闪速存储器件，其编程方法及其读出方法，用于通过依次执行用于上位程序状态和较低程序状态的编程处理来对单个存储器单元中的至少N + 1位进行编程的第N页。构成：闪速存储器件包括控制逻辑（160）和位电平转换控制电路（180）。响应于程序命令或读出命令，控制逻辑控制关于第一或N位数据的程序或读出处理。当关于数据的第一或N位的程序或读出处理完成时，位电平转换控制电路响应于控制信号执行数据的N + 1位的程序或读出处理。

87. 发明公开

KR1020110017613A 메모리 장치의 시퀀스 대체 방법, 상기 방법을 수행할 수 있는 장치들 无效
标题翻译：用于替换存储器件的序列的方法，以及使用其的装置
公开(公告)号：KR1020110017613A
公开(公告)日：2011-02-22
申请号：KR1020090075165
申请日：2009-08-14
申请人： 삼성전자주식회사
发明人： 김용준 , 김재홍 , 공준진
IPC分类号： G11C8/04 , G11C8/12 , G11C8/06 , G06F12/00
CPC分类号： G06F11/10
摘要： PURPOSE: A sequence replacement method and a device thereof are provided to improve the reliability of a memory device by replacing a specific sequence which is not required with a different sequence. CONSTITUTION: A sequence replacing unit(160) comprises a storage part and a sequence substitution circuit. The storage part stores an m number of sequences which are predefined. The sequence substitution circuit receives a first sequence outputted from a host. When the first sequence is the same as one among the m number of sequences, the sequence substitution circuit outputs a substitution sequence to a memory device instead of the first sequence. The substitution sequence includes pattern bits which represent the pattern of the first sequence and location bits which represent the start location of the first sequence.
摘要翻译：目的：提供序列替换方法及其装置，通过用不同序列替换不需要的特定序列来提高存储器件的可靠性。构成：序列替换单元（160）包括存储部分和序列替换电路。存储部存储预定义的m个序列。序列替换电路接收从主机输出的第一序列。当第一序列与m个序列中的序列相同时，序列替换电路将取代序列输出到存储器件而不是第一序列。替换序列包括表示第一序列的模式的图形比特和表示第一序列的开始位置的位置比特。

88. 发明公开

KR1020100127398A 메모리 시스템 및 그것의 배드 블록 관리 방법 有权
标题翻译：存储器系统及其封装管理方法
公开(公告)号：KR1020100127398A
公开(公告)日：2010-12-06
申请号：KR1020090045827
申请日：2009-05-26
申请人： 삼성전자주식회사
发明人： 김용준 , 공준진 , 김재홍 , 유한웅
IPC分类号： G06F12/06 , G06F12/16 , G06F12/00
CPC分类号： G11C29/82
摘要： PURPOSE: A memory system and a bad block management method thereof are provided to improve the efficiency of a memory block. CONSTITUTION: A first step is processed to determine that a memory block satisfies a bad block condition(S110). When the memory block satisfies the bad block condition, a subsequent treatment operates in the memory block(S120). The memory block is allocated to the bad block(S130). When the bad block satisfies a bad block release condition, the bad block is released. The subsequent treatment programs a cell in the erase state into a program state cell or stores the timing to assign the memory block as the bad block.
摘要翻译：目的：提供存储器系统及其坏块管理方法以提高存储器块的效率。构成：处理第一步以确定存储块满足坏块条件（S110）。当存储块满足坏块条件时，随后的处理在存储块中进行操作（S120）。存储块被分配给坏块（S130）。当坏块满足坏块释放条件时，坏块被释放。随后的处理将处于擦除状态的单元编程到编程状态单元中，或存储将该存储块分配为坏块的定时。

89. 发明公开

KR1020100052159A 비휘발성 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그의 리드 전압 추정 방법 有权
标题翻译：非线性半导体存储器件和计算读出电压非易失性半导体存储器件的方法
公开(公告)号：KR1020100052159A
公开(公告)日：2010-05-19
申请号：KR1020080111056
申请日：2008-11-10
申请人： 삼성전자주식회사
发明人： 송승환 , 김재홍 , 조경래 , 김용준 , 공준진 , 김종한
IPC分类号： G11C16/26 , G11C16/30 , G11C16/32
CPC分类号： G11C16/26 , G11C11/5642 , G11C29/00 , G11C2211/5634 , G11C7/1051 , G11C16/30 , G11C16/3418
摘要： PURPOSE: A nonvolatile semiconductor memory device, a memory card thereof, a memory system thereof, and a read voltage estimation method thereof are provided to prevent data error due to the change of read voltage by estimating optimum read voltage through comparing data information during a program process and a read process. CONSTITUTION: A memory cell array(110) comprises a plurality of memory cells. A read voltage estimating unit(20) compares data information during a program process and a read process. The read voltage estimating unit estimates optimum read voltage by changing the read voltage based on the comparison result. A read voltage generating unit(10) generates a corresponding read voltage in response to a control signal of the read voltage estimating unit. A reference data storage unit stores the reference data drawn from program data.
摘要翻译：目的：提供一种非易失性半导体存储器件，其存储卡，其存储器系统及其读取电压估计方法，以通过在程序期间比较数据信息来估计最佳读取电压，以防止由于读取电压的变化引起的数据错误过程和阅读过程。构成：存储单元阵列（110）包括多个存储单元。读取电压估计单元（20）在程序处理和读取处理期间比较数据信息。读取电压估计单元通过基于比较结果改变读取电压来估计最佳读取电压。读取电压产生单元（10）响应于读取电压估计单元的控制信号产生相应的读取电压。参考数据存储单元存储从程序数据中提取的参考数据。

90. 发明公开

KR1020100006712A 메모리 장치 및 메모리 데이터 프로그래밍 방법 有权
标题翻译：存储器件和存储器中的数据编程方法
公开(公告)号：KR1020100006712A
公开(公告)日：2010-01-21
申请号：KR1020080067030
申请日：2008-07-10
申请人： 삼성전자주식회사
发明人： 손홍락 , 김재홍 , 공준진
IPC分类号： G11C7/10 , G11C7/12 , G11C16/32
CPC分类号： G11C13/0069 , G11C13/0004 , G11C13/0061 , G11C16/04 , G11C29/02 , G11C29/021 , G11C29/24 , G11C2013/0073 , G11C2013/009 , G11C2013/0092
摘要： PURPOSE: A memory device and a method for programming memory data are provided to reduce a stabilization time of a threshold voltage and improve distribution of the threshold voltage of memory cells by controlling the intervals and the sizes of a plurality of pulses applied to a plurality of memory cells. CONSTITUTION: A memory cell array(310) includes a plurality of memory cells. A programming unit(320) repetitively applies plus pulses and minus pulses to a plurality of memory cells. A controller controls the interval between the plus pulses and the minus pulses and the size of the pulses.
摘要翻译：目的：提供存储器件和用于编程存储器数据的方法，以通过控制施加到多个存储器数据的多个脉冲的间隔和尺寸来减小阈值电压的稳定时间并改善存储器单元的阈值电压分布记忆细胞构成：存储单元阵列（310）包括多个存储单元。编程单元（320）对多个存储单元重复地加上加脉冲和负脉冲。控制器控制正脉冲与负脉冲之间的间隔以及脉冲的大小。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式