专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明授权

KR100475529B1 확산방지막 형성방법 및 이를 이용한 반도체 소자의금속배선 형성방법 有权
标题翻译：用于形成扩散阻挡层的方法和用于在半导体器件中形成使用其的金属线的方法
公开(公告)号：KR100475529B1
公开(公告)日：2005-03-10
申请号：KR1020020085497
申请日：2002-12-27
申请人： 매그나칩 반도체 유한회사
发明人： 표성규
IPC分类号： H01L21/28
摘要： 본 발명은 확산방지막 형성방법 및 이를 이용한 반도체 소자의 금속배선 형성방법에 관한 것으로, CVD(Chemical Vapor Deposition) 방식을 이용하여 TiN막을 증착하고, 그 상부에 이온화된 PVD(ionized Physical Vapor Deposition) 방식을 이용하여 Ta막을 증착하여 이중막의 확산방지막을 형성함으로써 100㎚급 이하의 반도체 소자의 초 미세 배선 구조에서 금속배선의 공공(void)이나 결함(defect)없이 금속배선 매립이 가능하며, 이에 따라, 반도체 소자의 신뢰성 및 특성을 안정화시킬 수 있는 확산방지막 형성방법 및 이를 이용한 반도체 소자의 금속배선 형성방법을 개시한다.

62. 发明授权

KR100466210B1 인덕터 형성방법 有权
标题翻译： 인덕터형성방법
公开(公告)号：KR100466210B1
公开(公告)日：2005-01-14
申请号：KR1020020085501
申请日：2002-12-27
申请人： 매그나칩 반도체 유한회사
发明人： 표성규
IPC分类号： H01L27/04
摘要： PURPOSE: A method for forming an inductor is provided to simplify process, and to improve process stability by using a photoresist layer. CONSTITUTION: A metal seed layer(108) is formed on a substrate(100) with a contact plug(106). A photoresist pattern is formed on the metal seed layer. A metal film(114) is formed on the exposed metal seed layer by selective electroplating using the photoresist pattern. The photoresist pattern is removed. A spacer(116a) is formed at both sidewalls of the metal film. An interlayer dielectric(118) is formed on the resultant structure and planarized to expose the metal film, thereby forming an inductor.
摘要翻译：目的：提供形成电感器的方法以简化工艺，并通过使用光致抗蚀剂层来提高工艺稳定性。构造：金属种子层（108）通过接触插塞（106）形成在衬底（100）上。光致抗蚀剂图案形成在金属种子层上。通过使用光致抗蚀剂图案进行选择性电镀，在暴露的金属种子层上形成金属膜（114）。光刻胶图案被去除。间隔物（116a）形成在金属膜的两个侧壁上。在所得结构上形成层间电介质（118）并平坦化以暴露金属膜，由此形成电感器。

63. 发明授权

KR101158059B1 반도체 소자의 금속 배선 형성 방법 有权
公开(公告)号：KR101158059B1
公开(公告)日：2012-06-18
申请号：KR1020040113073
申请日：2004-12-27
申请人： 매그나칩 반도체 유한회사
发明人： 표성규
IPC分类号： H01L21/28
摘要： 본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 구리 배선 형성시 발생하는 보이드를 방지하기 위한 배리어 메탈층 및 시드층을 형성시 존재하는 자연 산화막을 제거하기 위하여 H
2 / Hfac 처리를 수행하는 방법으로써 상기 시드층의 평탄도를 개선하며, 상기 시드층 표면에 유발되는 보이드 발생을 억제하여 금속 배선의 신뢰성을 향상시키는 방법을 나타낸다.

64. 发明授权

KR101107568B1 반도체 소자의 금속 배선 형성 방법 有权
标题翻译：形成半导体金属布线的方法
公开(公告)号：KR101107568B1
公开(公告)日：2012-01-25
申请号：KR1020040113069
申请日：2004-12-27
申请人： 매그나칩 반도체 유한회사
发明人： 표성규
IPC分类号： H01L21/28
摘要： 본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 본 발명은 반도체 소자의 금속 배선간의 절연을 목적으로 사용되는 절연막을 유전율이 낮은 다공성 물질로 이용하게 되면서, 그 구조적 강도가 점점 취약해지고 후속의 공정에 적합하지 못하다는 문제를 해결하기 위하여, 다공성 저유전물질층을 형성하기 전 후에 소정의 차단막을 형성하여 불순물 침투에 의해 다공성 저유전물질층이 열화되는 문제를 방하고, CO
2 처리 및 패턴 표면에 RuO
2 /Ru의 적층구조 박막을 형성함으로써, 다공성 저유전물질층의 안정성 향상, 강도 및 인성을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 기술이다.
摘要翻译：本发明涉及一种形成半导体器件的金属布线的方法，在本发明中由于使用用于具有低介电常数的多孔材料构成的半导体元件的金属布线之间绝缘的目的，该绝缘膜的，它成为了结构强度是更容易受到后续为了解决不适合于该工艺的问题，在形成多孔低k材料层之后形成预定的阻挡膜，以防止多孔低k材料层由于杂质渗透而劣化。

65. 发明授权

KR101087509B1 반도체 소자의 제조 방법 有权
标题翻译：制造半导体器件的方法
公开(公告)号：KR101087509B1
公开(公告)日：2011-11-30
申请号：KR1020040048236
申请日：2004-06-25
申请人： 매그나칩 반도체 유한회사
发明人： 표성규
IPC分类号： H01L21/31 , H01L21/28
摘要： 본 발명은 반도체 소자의 제조 방법에 관한 것으로, 수많은 기공(pore)을 포함하는 다공성 물질로 이루어져 유전상수가 낮은 절연막(이하, '저유전 절연막'이라 함)의 상부와 하부에 구조적으로 막질이 치밀한 절연막을 형성하거나, 저유전 절연막에 트렌치와 비아홀로 이루어진 듀얼 다마신 패턴을 형성한 후 비아홀 저면을 제외한 저유전 절연막의 전체 표면에 막질이 치밀한 절연막을 형성함으로써, 저유전 절연막의 기공이 노출되는 것을 방지하면서 기계적 강도를 증가시켜 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.

저유전절연막, 기공, 기계적 강도
摘要翻译：本发明，并且本发明的上部和下部的膜质量致密结构涉及一种用于制造半导体装置中，许多小孔（细孔）的（在下文中称为“低k绝缘膜”）由含有多孔材料的低介电常数绝缘膜的形成绝缘膜，或者由低k电介质膜，以形成沟槽和通孔的双镶嵌的致密绝缘膜质量，所述介电绝缘膜的形成比由通孔底表面之外的图案，在该孔中之后的整个表面被暴露于低介电绝缘膜可以提高机械强度，同时提高工艺的可靠性和器件的电气特性。

66. 发明公开

KR1020100022336A 반도체 소자 및 그의 제조방법 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020100022336A
公开(公告)日：2010-03-02
申请号：KR1020080080968
申请日：2008-08-19
申请人： 매그나칩 반도체 유한회사
发明人： 표성규
IPC分类号： H01L21/28 , H01L21/324
CPC分类号： H01L21/76838 , H01L21/32139 , H01L21/324
摘要： PURPOSE: A semiconductor device and a method for manufacturing the same are provided to prevent a hillock type defect in a metal interconnection by forming a hardmask having a tensile stress property. CONSTITUTION: A semiconductor device comprises a metal wiring(122A), a hard mask(123A), and an insulating layer. The hard mask is formed on the metal wiring. The hard mask has the tensile stress. An insulating layer is formed on the hard mask. The metal wiring is formed with an aluminium film. The hard mask is formed with one among SiON, SiN and SiC. The barrier(121A) is formed in the lower part of the metal wiring.
摘要翻译：目的：提供半导体器件及其制造方法，以通过形成具有拉伸应力特性的硬掩模来防止金属互连中的小丘型缺陷。构成：半导体器件包括金属布线（122A），硬掩模（123A）和绝缘层。硬掩模形成在金属布线上。硬面具有拉伸应力。在硬掩模上形成绝缘层。金属布线由铝膜形成。硬掩模由SiON，SiN和SiC中的一个形成。阻挡层（121A）形成在金属布线的下部。

67. 发明公开

KR1020070119247A ＭＥＭＳ 소자의 패키지 및 그 제조방법 有权
标题翻译： MEMS器件的封装及其制造方法
公开(公告)号：KR1020070119247A
公开(公告)日：2007-12-20
申请号：KR1020060053624
申请日：2006-06-14
申请人： 매그나칩 반도체 유한회사
发明人： 표성규 , 김동준
IPC分类号： B81B7/02 , B81B7/00 , B81C1/00
CPC分类号： B81C1/00269 , B81B2207/012 , B81B2207/07 , B81C1/00238 , B81C2203/0109
摘要： A MEMS package of device and a manufacturing method thereof are provided to increase the degree of freedom for interconnection layout by using bumps as bonding bumps, sealing lines and alignment bumps. A MEMS package comprises a cap wafer, and a plurality of bonding bumps formed on the cap wafer. A plurality of alignment bumps are formed at the outer sides of the bonding bumps. A wafer for a MEMS device has a plurality of first external pads corresponding to the alignment bumps. When the wafer is bonded to the cap wafer, the alignment bumps are bonded to the first external pads. Sealing lines are formed between the bonding bumps and the alignment bumps to surround the bonding bumps, wherein the bonding bumps and the sealing lines are formed on the same layer.
摘要翻译：提供了MEMS封装的器件及其制造方法，以通过使用凸块作为接合凸块，密封线和对准凸块来增加互连布局的自由度。 MEMS封装包括盖晶片和形成在盖晶片上的多个焊接凸块。在接合凸块的外侧形成有多个对准凸块。用于MEMS器件的晶片具有对应于对准凸块的多个第一外部焊盘。当晶片结合到盖晶片时，对准凸块接合到第一外部焊盘。密封线形成在接合凸块和对准凸块之间以包围接合凸块，其中接合凸块和密封线形成在同一层上。

68. 发明授权

KR100772321B1 ＭＥＭＳ 소자의 패키지 및 그 제조방법 有权
标题翻译： MEMS器件的封装及其制造方法
公开(公告)号：KR100772321B1
公开(公告)日：2007-10-31
申请号：KR1020060053623
申请日：2006-06-14
申请人： 매그나칩 반도체 유한회사
发明人： 김동준 , 표성규
IPC分类号： B81B7/02 , B81B7/00 , B81C1/00
CPC分类号： B81C1/00301 , B81B2207/097 , B81C2203/0118 , H01L2924/0002 , H01L2924/00
摘要： A package of a MEMS device is provided to improve coupling yield by using aluminum metal wiring technology of multilayer structure and forming an inner pad, an outer pad and inner wiring in a cap wafer, and to simplify a process by securing space necessary for a moving portion of the MEMS device. A package of a MEMS device comprises a cap wafer, a plurality of coupling bumps(BB1~BB8), a plurality of alignment pads(AP1~AP8), a wafer for the MEMS device, and a sealing line(SL). The coupling bumps are formed on the cap wafer. The alignment pads are aligned and formed in an outside portion of the coupling bumps. The wafer for the MEMS device is coupled to an upper part of the cap wafer so that the alignment pads are exposed. The sealing line is formed between the coupling bumps and the alignment pads so as to wrap the coupling bumps.
摘要翻译：提供了一种MEMS器件的封装，以通过使用多层结构的铝金属布线技术来提高耦合产量，并且在盖晶片中形成内部焊盘，外部焊盘和内部布线，并且通过确保移动所需的空间来简化工艺部分MEMS器件。 MEMS器件的封装包括盖晶片，多个耦合凸块（BB1〜BB8），多个对准焊盘（AP1〜AP8），用于MEMS器件的晶片和密封线（SL）。耦合凸块形成在盖晶片上。对准焊盘对准并形成在耦合凸块的外部。用于MEMS器件的晶片耦合到盖晶片的上部，使得对准焊盘露出。密封线形成在耦合凸块和对准焊盘之间，以包裹耦合凸块。

69. 发明授权

KR100694469B1 적외선 필터가 탑재된 이미지센서 失效
标题翻译：图像传感器安装红外滤光片
公开(公告)号：KR100694469B1
公开(公告)日：2007-03-12
申请号：KR1020040115902
申请日：2004-12-30
申请人： 매그나칩 반도체 유한회사
发明人： 표성규
IPC分类号： H01L27/146 , H01L31/10
摘要： 본 발명은 적외선 필터를 사용하면서도 제작 비용을 줄이면서 모듈의 크기를 줄일 수 있는 이미지센서를 제공하기 위한 것으로, 이를 위해 본 발명은, 포토다이오드 및 마이크로렌즈를 구비하는 이미지센서 칩과, 상기 이미지센서 칩 상부에 배치된 적외선 필터부를 구비하며, 상기 적외선 필터부는 상기 이미지센서 칩에 웨이퍼 레벨의 SIP(System In Package) 방식으로 직접 접착된 것을 특징으로 하는 이미지센서를 제공한다.
또한, 본 발명은, 포토다이오드 및 마이크로렌즈를 구비하는 이미지센서 칩을 준비하는 단계; 투명 기판 상에 적외선 필터를 형성하는 단계; 상기 적외선 필터 상에 보호막을 형성하여 보호막/적외선 필터/투명 기판의 적층 구조를 갖는 적외선 필터부를 형성하는 단계; 및 상기 보호막이 상기 이미지센서 칩 방향에 위치하도록 상기 적외선 필터부를 상기 이미지센서 칩의 전면에 부착하는 단계를 포함하는 이미지센서 제조 방법을 제공한다.
SIP(System In Package), 이미지센서, 이미지센서 칩, 적외선 필터.

70. 发明公开

KR1020070005870A 반도체 소자의 구리 금속배선 형성방법 有权
标题翻译：在半导体器件中形成铜线的方法
公开(公告)号：KR1020070005870A
公开(公告)日：2007-01-10
申请号：KR1020050060925
申请日：2005-07-06
申请人： 매그나칩 반도체 유한회사
发明人： 표성규
IPC分类号： H01L21/28
CPC分类号： H01L21/76844 , H01L21/28556 , H01L21/76807 , H01L21/76849 , H01L21/76883
摘要： A method for fabricating a copper metal wiring of a semiconductor device is provided to improve binding force between the copper metal wiring and a diffusion preventing layer by selectively forming the diffusion preventing layer. A semiconductor substrate(200) having a lower metal wiring(202) is provided. Interlayer dielectrics(201,204,206) are formed on the semiconductor substrate to have dual damascene patterns exposing a part of the lower metal wiring. A barrier layer(210) is formed on the whole structure including the dual damascene pattern. The barrier layer part formed on a bottom of the dual damascene pattern is removed to expose an upper portion of the lower metal wiring. A copper layer is formed on the whole structure to gap-fill the dual damascene pattern. CMP(Chemical Mechanical Polishing) is performed on the copper layer until the interlayer dielectric is exposed to form a copper metal wiring(211a). Diffusion preventing layers(203,213) are selectively formed on only a surface of the copper metal wiring.
摘要翻译：提供一种用于制造半导体器件的铜金属布线的方法，以通过选择性地形成扩散防止层来改善铜金属布线和扩散防止层之间的结合力。提供具有下金属布线（202）的半导体衬底（200）。层间电介质（201,204,206）形成在半导体衬底上以具有暴露下部金属布线的一部分的双镶嵌图案。在包括双镶嵌图案的整个结构上形成阻挡层（210）。形成在双镶嵌图案的底部上的阻挡层部分被去除以露出下部金属布线的上部。在整个结构上形成铜层以间隙填充双镶嵌图案。在铜层上进行CMP（化学机械抛光），直到层间电介质露出以形成铜金属布线（211a）。仅在铜金属布线的表面上选择性地形成防扩散层（203,213）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式