专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

51. 发明授权

KR100135699B1 셀프-리프레쉬 가능한 듀얼포트 동적 캠셀 및 리프레쉬장치 失效
标题翻译：双端口动态CAM单元和刷新电路
公开(公告)号：KR100135699B1
公开(公告)日：1998-04-24
申请号：KR1019940016657
申请日：1994-07-11
申请人： 에스케이하이닉스 주식회사
发明人： 장현식
IPC分类号： G11C11/401
CPC分类号： G11C8/16 , G11C11/406 , G11C15/043
摘要： 셀프-리프레쉬 가능한 듀얼포트 동적 캠셀은 판독동작에 영향을 미치지 않고 성능의 저하시키지 않으면서 데이타를 셀프-리프레쉬 할 수 있다. 이를 위하여, 상기 셀프-리프레쉬 가능한 듀얼포트 동적 캠셀은 제1 진위의 비트데이타를 저장하기 위한 제1 모스 트랜지스터와, 제1 보수의 비트데이타를 저장하기 위한 제2 모스 트랜지스터와, 제1 진위의 비트라인으로 부터의 데이타에 의하여 상기 제1 모스 트랜지스터에 저장된 데이타를 매치라인쪽으로 전송하는 제3 모스 트랜지스터와, 제1 보수의 비트라인으로 부터의 데이타에 의하여 상기 제2 모스 트랜지스터에 저장된 데이타를 매치라인쪽으로 전송하는 제4 모스 트랜지스터와, 제1 워드라인으로 부터의 신호에 따라 상기 제1 진위의 비트라인으로부터의 데이타를 상기 제1 모스 트랜지스터에 저장하기 위한 제5 모스 트랜지스터와, 상기 제1 워드라인으로 부터의 신호에 따라 상기 제1 보수의 비트라인으로 부터의 데이타를 상기 제2 모스 트랜� �스터에 저장하기 위한 제6 모스 트랜지스터와, 제2 워드라인으로 부터의 신호에 따라 제2 진위의 비트라인으로 부터의 데이타로 상기 제1 모스 트랜지스터에 저장된 데이타를 리프레쉬하는 제7 모스 트랜지스터와, 상기 제2 워드라인으로 부터의 신호에 따라 제2 보수의 비트라인으로 부터의 데이타로 상기 제2 모스 트랜지스터에 저장된 데이타를 리프레쉬하는 제8 모스 트랜지스터를 구비한다.

52. 发明授权

KR1019960004735B1 멀티포트 메모리(Multiport Memory) 失效
标题翻译：多媒体内存
公开(公告)号：KR1019960004735B1
公开(公告)日：1996-04-12
申请号：KR1019920004514
申请日：1992-03-19
申请人： 후지쯔 가부시끼가이샤
发明人： 아오야마게이쪼
IPC分类号： G11C8/00
CPC分类号： G11C8/16 , G11C7/1075
摘要： 내용 없음.

53. 发明授权

KR1019950002292B1 반도체기억장치 失效
公开(公告)号：KR1019950002292B1
公开(公告)日：1995-03-16
申请号：KR1019860011442
申请日：1986-12-29
申请人： 가부시끼가이샤 히다치 세이사꾸쇼 , 히다치초엘에스아이 엔지니어링가부시키가이샤
发明人： 야마구지야스노리 , 요시다아기라히고 , 네이마사미 , 이시하라마사미지 , 야마모도유기오
IPC分类号： G11C11/40
CPC分类号： G11C7/1075 , G11C8/16
摘要： 내용 없음.

54. 发明授权

KR1019940011667B1 다포트 캐시 메모리 失效
标题翻译：多端口高速缓冲存储器
公开(公告)号：KR1019940011667B1
公开(公告)日：1994-12-23
申请号：KR1019910012868
申请日：1991-07-26
申请人： 가부시끼가이샤 도시바
发明人： 이쿠미노부유키
IPC分类号： G06F12/08
CPC分类号： G06F12/0853 , G11C8/16
摘要： 내용 없음.

55. 发明授权

KR1019930000962B1 반도체 기억장치 失效
公开(公告)号：KR1019930000962B1
公开(公告)日：1993-02-11
申请号：KR1019890009296
申请日：1989-06-30
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 시노하라히로후미
IPC分类号： G11C7/00
CPC分类号： G11C8/16
摘要： 내용 없음.

56. 发明公开

KR20180043239A 듀얼 포트 SRAM 셀 审中-公开
公开(公告)号：KR20180043239A
公开(公告)日：2018-04-27
申请号：KR20180046309
申请日：2018-04-20
申请人： TAIWAN SEMICONDUCTOR MFG CO LTD
发明人： LIAW JHON JHY
IPC分类号： G11C11/417 , H01L27/11
CPC分类号： G11C11/412 , G11C8/16 , G11C11/417
摘要： SRAM 셀은, 상보성인제 1 및제 2 데이터저장노드를확립하기위해서로교차결합되는제 1 및제 2 인버터를포함한다. 제 1 액세스트랜지스터가, 제 1 데이터저장노드에결합된제 1 소스/드레인영역, 제 1 비트라인에결합된제 1 드레인/소스영역, 및워드라인에결합된제 1 게이트영역을포함한다. 제 2 액세스트랜지스터가, 제 2 상보성데이터저장노드에결합된제 2 소스/드레인영역, 제 2 비트라인에결합된제 2 드레인/소스영역, 및워드라인에결합된제 2 게이트영역을포함한다. 제 1 더미트랜지스터가, 제 1 액세스트랜지스터의제 1 소스/드레인영역에결합된제 1 더미소스/드레인영역을갖는다. 제 2 더미트랜지스터가제 2 액세스트랜지스터의제 2 소스/드레인영역에결합된제 2 더미소스/드레인영역을갖는다.

57. 发明公开

KR1020170090986A 2 포트 SRAM 구조물 审中-实审
标题翻译： 2端口SRAM结构
公开(公告)号：KR1020170090986A
公开(公告)日：2017-08-08
申请号：KR1020160136545
申请日：2016-10-20
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 리우존쟈이
IPC分类号： H01L27/11 , G11C11/417
CPC分类号： H01L27/1104 , G11C8/16 , G11C11/419 , H01L23/528 , H01L27/1116
摘要： 집적회로구조물은스태틱랜덤액세스메모리(SRAM) 셀을포함하고, 상기 SRAM 셀은판독포트및 기록포트를포함한다. 기록포트는제 1 풀업금속산화물반도체(MOS) 디바이스및 제 2 풀업 MOS 디바이스, 및상기제 1 풀업 MOS 디바이스및 상기제 2 풀업 MOS 디바이스와교차래치된인버터를형성하는제 1 풀다운 MOS 디바이스및 제 2 풀다운 MOS 디바이스를포함한다. 집적회로구조물은제 1 금속층 - 상기제 1 금속층내에비트라인, CVdd 라인, 및제 1 CVss 라인이있음 - , 제 1 금속층위의제 2 금속층, 및제 2 금속층위의제 3 금속층을더 포함한다. 기록워드라인이제 2 금속층에있다. 판독워드라인이제 3 금속층에있다.
摘要翻译：集成电路结构包括静态随机存取存储器（SRAM）单元，其中SRAM单元包括读取端口和写入端口。写端口包括第一上拉金属氧化物半导体（MOS）器件和第二上拉MOS器件以及形成与第一上拉MOS器件和第二上拉MOS器件交叉锁存的反相器的第一下拉MOS器件，下拉MOS器件。集成电路结构还包括第一金属层中的第一金属层，位线，CVdd线和第一CVss线，第一金属层上的第二金属层以及第二金属层上的第三金属层。写字线现在在两个金属层中。读字线现在在三层金属层中。

58. 发明公开

KR1020170078551A 이중-포트 정적 랜덤-액세스 메모리(ＤＰＳＲＡＭ)를 위한 플라잉 및 트위스티드 비트 라인 아키텍처 审中-实审
标题翻译：用于双端口静态随机存取存储器（DP SRAM）的双绞线位线架构
公开(公告)号：KR1020170078551A
公开(公告)日：2017-07-07
申请号：KR1020160182687
申请日：2016-12-29
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 싱사힐프리트 , 잉앨버트 , 첸옌후에이 , 첸중수안 , 찬더아비나쉬
IPC分类号： G11C7/18 , G11C11/413 , H01L27/11 , G11C7/12
CPC分类号： G11C11/419 , G11C7/1075 , G11C8/16 , G11C11/412 , H01L23/5226 , H01L23/528 , H01L27/1104 , H01L28/00
摘要： 이중-포트정적랜덤-액세스메모리(dual-port static random-access memory; DP SRAM)를위한비트라인아키텍처가제공된다. 메모리셀들의어레이는행들및 열들로배열되고, 제1 서브어레이및 제2 서브어레이를포함한다. 제1 쌍의상보적비트라인(complementary bit line; CBL)들은열을따라, 어레이의제1 측부로부터연장되고, 제1 서브어레이와제2 서브어레이사이에서종단된다. 제2 쌍의 CBL들은어레이의제1 측부로부터, 열을따라, 어레이의제2 측부로연장된다. 제2 쌍의 CBL들중 CBL들은제1 서브어레이와제2 서브어레이사이에서계단형(stepped) 프로파일들을가진다. 제3 쌍의 CBL들및 제4 쌍의 CBL들은열을따라연장된다. 제1 및제3 쌍들의 CBL들은제1 서브어레이에서의메모리셀들에전기적으로결합하고, 제2 및제4 쌍들의 CBL들은제2 서브어레이에서의메모리셀들에전기적으로결합한다.
摘要翻译：提供了双端口静态随机存取存储器（DP SRAM）的位线架构。存储器单元阵列按行和列排列，并且包括第一子阵列和第二子阵列。第一对互补位线（CBL）从阵列的第一侧沿行延伸并终止于第一子阵列和第二子阵列之间。第二对CBL从阵列的第一侧沿行延伸到阵列的第二侧。第二对CBL的CBL在第一子阵列和第二子阵列之间具有阶梯轮廓。第三对CBL和第四对CBL沿着该行延伸。第一3对CBL mitje CBL是第一电耦合，和第二mitje4双eseoui的存储器单元子阵列被电耦合至存储单元eseoui第二子阵列。

59. 发明公开

KR1020170045716A 듀얼 포트 SRAM 셀 审中-实审
标题翻译：双端口SRAM单元
公开(公告)号：KR1020170045716A
公开(公告)日：2017-04-27
申请号：KR1020160129683
申请日：2016-10-07
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 리아우존자이
IPC分类号： G11C11/417 , H01L27/11
CPC分类号： G11C11/412 , G11C8/16 , G11C11/417
摘要： SRAM 셀은, 상보성인제 1 및제 2 데이터저장노드를확립하기위해서로교차결합되는제 1 및제 2 인버터를포함한다. 제 1 액세스트랜지스터가, 제 1 데이터저장노드에결합된제 1 소스/드레인영역, 제 1 비트라인에결합된제 1 드레인/소스영역, 및워드라인에결합된제 1 게이트영역을포함한다. 제 2 액세스트랜지스터가, 제 2 상보성데이터저장노드에결합된제 2 소스/드레인영역, 제 2 비트라인에결합된제 2 드레인/소스영역, 및워드라인에결합된제 2 게이트영역을포함한다. 제 1 더미트랜지스터가, 제 1 액세스트랜지스터의제 1 소스/드레인영역에결합된제 1 더미소스/드레인영역을갖는다. 제 2 더미트랜지스터가제 2 액세스트랜지스터의제 2 소스/드레인영역에결합된제 2 더미소스/드레인영역을갖는다.
摘要翻译： SRAM单元包括交叉耦合到互补的第一和第二数据存储节点中的第一和第二反相器。第一存取晶体管包括耦合到第一数据存储节点的第一源极/漏极区域，耦合到第一位线的第一漏极/源极区域以及耦合到字线的第一栅极区域。第二存取晶体管包括耦合到第二互补数据存储节点的第二源极/漏极区域，耦合到第二位线的第二漏极/源极区域和耦合到字线的第二栅极区域。第一虚拟晶体管具有耦合到第一存取晶体管的第一源极/漏极区的第一虚拟源极/漏极区。并且第二虚拟晶体管具有耦合到第二存取晶体管的第二源极/漏极区的第二虚拟源极/漏极区。

60. 发明授权

KR101678034B1 메모리 셀 상에서의 선택적인 워드-라인 부스트를 위한 장치 有权
标题翻译： - 在存储器单元上选择性的字线升压的装置
公开(公告)号：KR101678034B1
公开(公告)日：2016-11-21
申请号：KR1020147009846
申请日：2012-09-12
申请人： 퀄컴 인코포레이티드
发明人： 가그,매니쉬 , 판,마이클타이탄
IPC分类号： G11C11/412 , G11C11/418 , G11C11/419 , G11C8/16
CPC分类号： G11C8/08 , G11C5/063 , G11C7/08 , G11C8/12 , G11C8/16 , G11C11/4085 , G11C11/412 , G11C11/418 , G11C11/419
摘要： 메모리셀 어레이에서워드-라인(WL) 전압을선택적으로부스팅하기위한시스템들및 방법들이기재된다. 방법은, WL 부스트방식과연관된에너지비용들을최소화시키기위해수 개의실시예들에의존한다. 일실시예는, DC 전압부스트를공급하기보다는트랜션트전압부스트를생성한다. 트랜션트부스트생성은, 사이클기반으로제어될수도있으며, 어레이가액세스되지않을경우디스에이블될수 있다. 다른실시예는시스템이트랜션트전압부스트를로컬로, WL 드라이버근방에서, 그리고그것이필요한사이클들동안에만생성하게한다. 로컬화된부스트전압생성은, 더높은전압으로부스팅될필요가있는로드커패시턴스를감소시킨다. 다른실시예는트랜션트부스트를 WL 드라이버들에효율적으로분배한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式