专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明公开

KR1020080098881A 캐스코드 구조의 증폭회로 无效
标题翻译：框架结构放大电路
公开(公告)号：KR1020080098881A
公开(公告)日：2008-11-12
申请号：KR1020070044254
申请日：2007-05-07
申请人： 삼성전기주식회사
发明人： 김상희 , 홍성철 , 박창근 , 이이 , 김기중 , 배효근 , 김윤석
IPC分类号： H03F1/22
CPC分类号： H03F1/223 , H03F1/52 , H03F2200/258
摘要： An amplifying circuit of a cascade structure prevents damage to an internal element of a transistor due to the high voltage by controlling the current flowing in the transistor according to a magnitude of a supply voltage. A variable resistance part(100) is connected to a power voltage terminal and an output signal terminal. The internal resistance is varied by the control voltage. The current flowing from the power supply voltage to earth is controlled. An amplifier(200) is connected between the variable resistance part and the earth. The input signal is amplified by the amplifier. A capacitor is connected between the output signal terminal and the earth. A resistance variable controller(300) generates a control voltage according to the magnitude of the power supply voltage.
摘要翻译：级联结构的放大电路通过根据电源电压的大小控制在晶体管中流动的电流，从而防止由于高电压而损坏晶体管的内部元件。可变电阻部分（100）连接到电源电压端子和输出信号端子。内部电阻由控制电压变化。控制从电源电压流向地电流的电流。放大器（200）连接在可变电阻部分和地之间。输入信号被放大器放大。输出信号端子和地之间连接一个电容器。电阻变量控制器（300）根据电源电压的大小产生控制电压。

42. 发明授权

KR100825323B1 단위 셀 역률 동일 제어 장치를 가지는 캐스케이드 방식을이용한 멀티레벨 인버터 및 그 제어방법 有权
标题翻译：使用具有可制造电池功率因数的控制器的CASCADE配置的多电平逆变器及其控制方法
公开(公告)号：KR100825323B1
公开(公告)日：2008-04-28
申请号：KR1020070021670
申请日：2007-03-05
申请人： 엘에스산전 주식회사
发明人： 장한근
IPC分类号： H03F1/22 , H02M7/155
CPC分类号： H02M7/49 , H02M2001/0003 , H02P23/26 , H02P27/08 , H02P27/14
摘要： A multi level inverter using a cascade configuration having a unit cell power factor equivalent control device and a method thereof are provided to prevent a specific cell from being damaged by controlling a power factor of a power cell to be same with each other. A master controller(1) outputs a control signal of an output frequency and an output voltage in response to a predetermined control command. A plurality of power cells(4-1 - 4-n) are coupled in series, and have a DC converter, a smoothing unit and an inverter. The DC converter converts a three-phase AC power into a DC power in response to a control output of the master controller. The smoothing unit smooths the converted output of the DC converter. The inverter receives the smoothed DC power and generates an AC power. A phase shift transformer has a primary winding, which is coupled to the three-phase AC power, and a plurality of secondary windings, which are coupled to be corresponding to the power cells. A communication network(2) is coupled between the master controller and the power cells, and provides a communication path between the master controller and the power cells. A cell controller(3-1) is coupled to the power cells and the master controller.
摘要翻译：提供一种使用具有单元功率因数等效控制装置的级联配置的多电平逆变器及其方法，以通过控制功率单元的功率因数彼此相同来防止特定电池的损坏。主控制器（1）响应于预定的控制命令输出输出频率和输出电压的控制信号。多个功率单元（4-1-4-n）串联耦合，并具有DC转换器，平滑单元和逆变器。 DC转换器响应于主控制器的控制输出将三相交流电转换成直流电力。平滑单元平滑DC转换器的转换输出。逆变器接收平滑的直流电源并产生交流电源。相移变压器具有耦合到三相AC电力的初级绕组和耦合到对应于功率单元的多个次级绕组。通信网络（2）耦合在主控制器和功率单元之间，并且在主控制器和功率单元之间提供通信路径。单元控制器（3-1）耦合到功率单元和主控制器。

43. 发明授权

KR100804637B1 저전압 연산 증폭기 및 연산 증폭 방법 有权
标题翻译：低电压运算放大器及其方法
公开(公告)号：KR100804637B1
公开(公告)日：2008-02-20
申请号：KR1020060107526
申请日：2006-11-02
申请人： 삼성전자주식회사
发明人： 이강진 , 신은석
IPC分类号： H03F3/45 , H03F1/22
CPC分类号： H03F3/45192 , H03F2200/513 , H03F2203/45122 , H03F2203/45248 , H03F2203/45302 , H03F2203/45631 , H03F2203/45642 , H03F2203/45652
摘要： A low voltage operational amplifier and an operational amplification method are provided to reduce stabilizing times for output signals and to increase a gain and a swing margin of the low voltage operational amplifier. A low voltage operational amplifier includes a differential amplifier stage(310), an output amplification stage(320), and a compensation stage(330). The differential amplifier stage includes an n-type input pair and amplifies a difference between first and second inputs. The differential amplifier stage outputs first and second amplified signals. The output amplification stage includes a p-type input pair and amplifies a difference between the first and second amplified signals. The output amplification stage outputs first and second output signals. The compensation stage receives the first and second signals and first and second output signals and decreases stabilizing times for the first and second output signals.
摘要翻译：提供低电压运算放大器和运算放大方法以减少输出信号的稳定时间并增加低电压运算放大器的增益和摆幅余量。低压运算放大器包括差分放大器级（310），输出放大级（320）和补偿级（330）。差分放大器级包括n型输入对并放大第一和第二输入之间的差。差分放大器级输出第一和第二放大信号。输出放大级包括p型输入对并放大第一和第二放大信号之间的差。输出放大级输出第一和第二输出信号。补偿级接收第一和第二信号以及第一和第二输出信号，并减少第一和第二输出信号的稳定时间。

44. 发明公开

KR1020080003938A 다중 차동 드라이빙/증폭 스테이지를 포함하는 증폭기 有权
标题翻译：包括多个差分驱动/放大级的放大器
公开(公告)号：KR1020080003938A
公开(公告)日：2008-01-08
申请号：KR1020077028982
申请日：2001-09-14
申请人： 콸콤 아테로스, 인코포레이티드
发明人： 웨버데이비드제이 , 유에패트릭 , 수데이비드
IPC分类号： H03F3/45 , H03F1/22 , H01L23/58 , H01L23/66
CPC分类号： H01L24/06 , H01L23/66 , H01L24/48 , H01L24/49 , H01L27/088 , H01L2223/6644 , H01L2224/05554 , H01L2224/48247 , H01L2224/48257 , H01L2224/4911 , H01L2224/49171 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01015 , H01L2924/01023 , H01L2924/01031 , H01L2924/01051 , H01L2924/01052 , H01L2924/10329 , H01L2924/1305 , H01L2924/13091 , H01L2924/14 , H01L2924/19041 , H01L2924/19042 , H01L2924/19107 , H01L2924/30105 , H01L2924/30107 , H01L2924/3025 , H03F1/223 , H03F3/24 , H03F3/45188 , H03F2200/06 , H03F2203/45638 , H03F2203/45652 , H04B2001/0408 , Y10S977/724 , H01L2924/00 , H01L2224/45099
摘要： The present invention provides a breakdown resistant transistor structure for amplifying communication signals. This structure includes a first NMOS transistor having a source connected to ground and a first gate for receiving the input radio frequency signal. The first gate is disposed above a first insulator and the first NMOS transistor having a first transconductance and a first breakdown voltage associated therewith. Also included is a second NMOS transistor having a source connected to the drain of the first NMOS transistor, a gate connected to reference DC voltage, and a drain that provides the output for the amplified radio signal, the load being disposed between the reference DC voltage and the drain of the second NMOS transistor. The second gate is disposed above a second insulator, the second NMOS transistor has a second transconductance and a second breakdown voltage associated therewith, and the second insulatory may be thicker than the first insulator. This results in the first transconductance being greater than the second transconductance, and the second breakdown voltage being greater than the first breakdown voltage.
摘要翻译：本发明提供一种用于放大通信信号的耐击穿晶体管结构。该结构包括具有连接到地的源极的第一NMOS晶体管和用于接收输入射频信号的第一栅极。第一栅极设置在第一绝缘体之上，并且第一NMOS晶体管具有与之相关联的第一跨导和第一击穿电压。还包括第二NMOS晶体管，其源极连接到第一NMOS晶体管的漏极，连接到参考DC电压的栅极和为放大的无线电信号提供输出的漏极，负载被布置在参考DC电压和第二NMOS晶体管的漏极。第二栅极设置在第二绝缘体上方，第二NMOS晶体管具有与之相关联的第二跨导和第二击穿电压，并且第二绝缘体可以比第一绝缘体厚。这导致第一跨导大于第二跨导，并且第二击穿电压大于第一击穿电压。

45. 发明授权

KR100703595B1 개선된 선형특성을 갖는 캐스코드형 증폭기 失效
标题翻译： Cascode放大器具有改进的线性特性
公开(公告)号：KR100703595B1
公开(公告)日：2007-04-06
申请号：KR1020050097536
申请日：2005-10-17
申请人： 성균관대학교산학협력단
发明人： 김병성
IPC分类号： H03F1/22 , H03F1/32
摘要： 본 발명은 캐스코드형 증폭기의 선형성 개선방법과 이를 적용한 증폭기 및 주파수 혼합기의 구현 방법에 대한 것이다. 더욱 상세하게는 캐스코드 증폭기의 공통 소오스(또는 공통 소오스)단자에 접지된 능동소자의 출력단에서 발생하는 비선형 전류성분을 선택적으로 상쇄시켜 공통 게이트(또는 공통 게이트)단자와 접지된 캐스코드 단으로 선형화된 전류만을 전달하는 보조회로의 구현에 관한 것이다.이를 위하여 본 발명은, 제 1 단자, 제 2 단자, 제 3 단자를 갖는 제 3 능동소자의 상기 제 2 단자를 상기 제 2 능동소자의 상기 제 2 단자에 공통으로 접속하여 상기 제 1 능동소자의 상기 제 3 단자에서 출력되는 전류 성분 중 비선형 전류 성분을 상기 제 3 능동소자의 상기 제 2 단자로 흡수하게 하고, 선형화된 전류는 상기 제 2 능동소자의 상기 제 2 단자로 유입되게 하여, 최종적으로 선형화된 전류는 상기 제 2 능동소자의 상기 제 3 단자로 출력되게 하는 방법을 제시한다.
선형성, 증폭기, 캐스코드
摘要翻译：本发明涉及共射共基放大器的线性改善方法和使用该方法的放大器和混频器的实现方法。更具体地，共源共栅放大器的共源极（或共源）选择性地偏移，在接地到终端共栅极（或共栅）有源元件的输出端产生的非线性电流分量线性端和接地共源共栅级具有第一端子，第二端子和第三端子的第三有源元件的第二端子连接到第二有源元件的第二端子，和共同连接到所述第二端的第一和吸收从所述第一有源元件的第三端子输出到第三有源元件的第二端的电流分量的非线性电流的部件，并且线性化的电流在第二有源向器件的第二端子，使得最终线性化的电流输出到第二有源元件的第三端子。

46. 发明公开

KR1020070037651A 캐스코드 정류기 有权
标题翻译：裁剪整流器
公开(公告)号：KR1020070037651A
公开(公告)日：2007-04-05
申请号：KR1020077004432
申请日：2005-08-23
申请人： 인피니언 테크놀로지스 아메리카스 코퍼레이션
发明人： 솔다노마르코
IPC分类号： H03F1/22 , H02M7/00
CPC分类号： H03K17/567 , H02M7/219 , H02M2007/2195 , H03K17/74 , Y02B70/1408
摘要： 본 발명에 따른 고전압 정류기 디바이스는 저전압 구조와 캐스코드 구성으로 연결되어 있는 고전압 구조로 형성되는 고속 스위칭 시간 및 낮은 순방향 저항을 표시한다. 상기 고전압 구조는, 게이트 단자들 중 하나가 역 바이어스된 경우에 차단되는 2 쌍의 게이트와 소스 단자들을 구비한 양방향의 정상적인 온(on) 반도체 스위치이다. 상기 저전압 구조는 다이오드이며, 바람직하게는 쇼트키 또는 배리어 다이오드이다. 상기 디바이스는 유익하게 집적회로로서 형성된다. 제로(0) 볼트로 클램프되는 스위치의 단자 쌍들 중 하나에서, 상기 디바이스는 다이오드 역할을 하거나, 혹은 제 2 단자 쌍이 3-단자 제어 정류기의 기능을 제공하도록 이용될 수 있다. 다른 가능한 응용들 중에서 특히, 4개의 디바이스들을 사용하는 브리지 정류기로서의, 그리고 IGBT와의 연결을 위한 역평행 다이오드(anti-parallel diode)로서의 집적회로들이 있다.
고전압 정류기, 쇼트키 다이오드, 3-단자 다이오드, 브리지 정류기, IGBT.

47. 发明公开

KR1020070007889A 직류 오프셋 보정 시스템 및 방법 有权
标题翻译：直接电流校正系统和方法
公开(公告)号：KR1020070007889A
公开(公告)日：2007-01-16
申请号：KR1020067022994
申请日：2005-04-12
申请人： 미디어텍 인크.
发明人： 라마첸드란바라 , 바자존이
IPC分类号： H04B1/12 , H03F1/08 , H03F1/22
CPC分类号： H03F1/30 , H03F2200/294 , H03F2200/331 , H03F2200/372 , H04B1/30
摘要： A system and method for direct current offset correction are disclosed. One embodiment of the system includes a direct current offset correction circuitry (240a, 240b) having an adjustable bandwidth and control logic (119) configured to effect a bandwidth change of the direct current offset correction circuitry to speed up warm-up and settling time of the direct current offset correction circuitry. ® KIPO & WIPO 2007
摘要翻译：公开了用于直流偏移校正的系统和方法。该系统的一个实施例包括具有可调节带宽的控制逻辑（119）的直流偏移校正电路（240a，240b）和用于实现直流偏移校正电路的带宽变化的控制逻辑（119），以加速预热和稳定时间直流偏移校正电路。 ®KIPO＆WIPO 2007

48. 发明授权

KR100657821B1 동적 바이어스를 갖는 내부 병렬 삼중 캐스코드 전력증폭기 失效
标题翻译：具有动态偏置技术的内部并联结构的三重立体声功率放大器
公开(公告)号：KR100657821B1
公开(公告)日：2006-12-14
申请号：KR1020050033742
申请日：2005-04-22
申请人： 한국전자통신연구원
发明人： 오형석 , 유현규 , 박문양 , 김천수
IPC分类号： H03F1/22 , H03F1/30 , H03F3/20
摘要： 본 발명은 고주파 특성을 저하시키지 않으면서 딥 서브마이크론 트랜지스터의 항복전압이 낮은 문제를 해결하여 전력이득 및 출력전력을 높이고, 입출력 정합상태 및 선형성을 저하시키지 않으면서 저출력 모드에서의 효율성을 증가시킬 수 있는 전력 증폭기를 제공하기 위한 것으로, 이를 위해 본 발명에서는 입력신호를 입력받아 증폭하는 제1 트랜지스터와, 상기 제1 트랜지스터와 직렬접속되어 직류 바이어스 전압에 의해 동작되는 제2 트랜지스터로 이루어진 캐스코드와, 상기 캐스코드와 출력단 사이에 접속되어 동적 바이어스에 의해 동작되며, 상기 제2 트랜지스터를 통해 전달된 신호를 재증폭하여 상기 출력단으로 출력하는 제3 트랜지스터와, 상기 출력단과 접지전압원 사이에 직렬접속된 제1 및 제2 캐패시터로 이루어지며, 상기 제1 및 제2 캐패시터를 통해 상기 출력단으로 출력되는 출력신호를 분배하여 상기 제3 트랜지스터의 게이트로 상기 동적 바이어스를 공급하는 전압 분배부를 포함하는 전력 증폭기를 제공한다.
전력 증폭기, 삼중 캐스코드, 동적 바이어스

49. 发明公开

KR1020060094982A 증폭 장치, 증폭 시스템 및 증폭 방법 失效
标题翻译： BIASED DARLINGTON晶体管对，方法和系统
公开(公告)号：KR1020060094982A
公开(公告)日：2006-08-30
申请号：KR1020067010732
申请日：2004-11-17
申请人： 인텔 코포레이션
发明人： 글라스케빈 , 스미스말콤
IPC分类号： H03F1/08 , H03F1/22 , H03F1/30 , H03F3/343
CPC分类号： H03F1/302 , H03F1/22 , H03F3/3435 , H03F2200/18 , H03F2200/471 , H03F2200/93
摘要： An amplifier includes a Darlington transistor pair (110, 120) and a biasing network to increase bias currents in an input transistor (110). Circuit (100) includes in put transistor (110), second transistior (120), radio frequency (RF) choke (112), degeneration inductor (122), capacitopr (132) and voltage controlled current source (130). Input transistor (110) and second transistor (120) are coupled to form a Darlington transistor pair with the collectors coupled together at node (142), and the emitter of input transistor (120) at node (111).
摘要翻译：放大器包括达林顿晶体管对（110,120）和偏置网络，以增加输入晶体管（110）中的偏置电流。电路（100）包括放置晶体管（110），第二变压器（120），射频（RF）扼流圈（112），退化电感器（122），电容器（132）和压控电流源（130）。输入晶体管（110）和第二晶体管（120）被耦合以与节点（142）处耦合在一起的集电极和节点（111）处的输入晶体管（120）的发射极形成达林顿晶体管对。

50. 发明公开

KR1020060058644A 출력 스테이지 및 증폭기 제어 루프 有权
标题翻译：输出级，放大器控制环和输出级的应用
公开(公告)号：KR1020060058644A
公开(公告)日：2006-05-30
申请号：KR1020050112781
申请日：2005-11-24
申请人： 인피니언 테크놀로지스 아게
发明人： 크루크,에르빈 , 클라인,호르스트
IPC分类号： H03F3/26 , H03F1/22
CPC分类号： H03F3/45094 , H03F3/3001 , H03F3/3432 , H03F3/45192 , H03F2203/45326 , H03F2203/45648 , H03G1/0029
摘要： 본 발명은 출력 스테이지, 증폭기 제어 루프 및 출력 스테이지의 사용에 관한 것이다. 출력 스테이지는 제1 전도성 유형을 갖는 제1 트랜지스터쌍 및 제2 전도성 유형을 갖는 제2 트랜지스터쌍을 포함한다. 제1 트랜지스터쌍((P11, P12)의 제1 및 제2 트랜지스터 및 제2 트랜지스터쌍(N11, N12)의 제1 및 제2 트랜지스터의 소스 연결부는 각각 제1 또는 제2 회로 노트(7, 8)에 연결된다. 출력 스테이지는 제1 전도성 유형을 갖는 제1 전류 반사기(4) 및 제2 전도성 유형을 갖는 제2 전류 반사기(5)를 포함한다. 전류 반사기 트랜지스터(P22, N22)는 신호 출력부(3)와 결합된다. 신호 입력부(1)는 제1 및 제2 트랜지스터쌍의 제1 트랜지스터(P11, N11)의 제어 연결부와 결합된다. 제1 트랜지스터쌍의 제2 트랜지스터(P12)의 제2 연결부는 제2 전류 반사기(5)에 연결되며, 제2 트랜지스터쌍의 제2 트랜지스터(N121)의 제2 연결부는 제1 전류 반사기(4)와 결합된다.
출력 스테이지, 증폭기 제어 루프, 트랜지스터쌍, 소스 연결부, 전류 반사기

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式