专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明公开

KR1020000003606A 데이타입력버퍼 失效
标题翻译：数据输入缓冲器
公开(公告)号：KR1020000003606A
公开(公告)日：2000-01-15
申请号：KR1019980024866
申请日：1998-06-29
申请人： 에스케이하이닉스 주식회사
发明人： 조규석
IPC分类号： G11C7/00
CPC分类号： H03K19/018585 , H03K19/018528
摘要： PURPOSE: A data input buffer is provided to possibly convert data into the CMOS signals of the inner signal standard without the flow of the static current and the generation of the inner bias potential. CONSTITUTION: The data input buffer comprises: a first buffering circuit unit enabled by receiving the control of a first signal standard distinction signal generated by distinguishing a first and a second signal standards; and a second buffering circuit unit enabled by receiving a second signal standard distinction signal.
摘要翻译：目的：提供数据输入缓冲器，以将数据转换为内部信号标准的CMOS信号，而不会产生静态电流和内部偏置电位的产生。构成：数据输入缓冲器包括：通过接收通过区分第一和第二信号标准产生的第一信号标准区别信号的控制而使能的第一缓冲电路单元; 以及通过接收第二信号标准区别信号而能够实现的第二缓冲电路单元。

42. 发明授权

KR100212597B1 버스 구조 및 입출력 버퍼 失效
标题翻译：总线配置和输入/输出缓冲器
公开(公告)号：KR100212597B1
公开(公告)日：1999-08-02
申请号：KR1019960058332
申请日：1996-11-27
申请人： 후지쯔 가부시끼가이샤
发明人： 다구치마사오
IPC分类号： G06F13/40
CPC分类号： G11C7/1057 , G06F13/4077 , G06F13/4086 , G11C7/1051 , G11C2207/2227 , H03K19/0016 , H03K19/017545 , H03K19/018585 , Y02D10/14 , Y02D10/151
摘要： An input buffer circuit is disclosed which is connected to a bus for receiving signals from the bus. The input buffer circuit comprises a first buffer (40, 43) for receiving the signals, the first buffer (40, 43) being operable in a first mode in which the signals are transmitted on the bus (10) at a first frequency, a second buffer (41, 44) for receiving the signals, the second buffer (41, 44) being operable in a second mode in which said signals are transmitted on said bus (10) at a second frequency lower than the first frequency, and means (24) for providing one of an output of the first buffer (40, 43) and an output of the second buffer (41, 44) to an internal circuit. The power consumption of the second buffer (41, 44) during operation thereof is lower than power consumption of the first buffer (40, 43) during operation thereof. A corresponding output buffer circuit is also disclosed.

43. 发明授权

KR100126254B1 반도체메모리장치의데이타입력버퍼 失效
标题翻译：用于半导体存储器件的数据输入缓冲器
公开(公告)号：KR100126254B1
公开(公告)日：1998-04-10
申请号：KR1019930020596
申请日：1993-10-06
申请人： 삼성전자주식회사
发明人： 강경우
IPC分类号： H03K19/0175
CPC分类号： G11C7/1084 , G11C5/143 , G11C7/1078 , H03K19/00384 , H03K19/018585
摘要： A data input buffer of memory devices having a stable input trip margin irrelevant to variation of power source is disclosed. The data input buffer comprises: a source voltage sensing circuit(220) for generating a sensing cluck(CLK) to sense the source voltage level(Vcc); a first conductive path to control currents corresponding to the sensing cluck(CLK); and a second conductive path to control currents corresponding to the sensing cluck. The first conductive path includes a PMOS transistor(15) to apply input signals to the gate of the transistor and a pair of PMOS transistor(50,55) for commonly connecting channels to apply the input signal(Vin) and the sensing cluck to the gate. The second conductive path includes an NMOS transistor(70) and a pair of NMOS transistors(60,65) for commonly connecting channels to apply the input signal(Vin) and the sensing cluck to the gate.
摘要翻译：公开了具有与电源变化无关的稳定的输入跳闸裕度的存储器件的数据输入缓冲器。数据输入缓冲器包括：源电压检测电路（220），用于产生用于感测源极电压电平（Vcc）的感测电感（CLK）; 第一导电路径，用于控制对应于感测线圈（CLK）的电流; 以及第二导电路径，用于控制对应于感测线圈的电流。第一导电路径包括用于向晶体管的栅极施加输入信号的PMOS晶体管（15）和用于共同连接通道的一对PMOS晶体管（50,55），以将输入信号（Vin）和感测卡扣施加到门。第二导电路径包括NMOS晶体管（70）和一对NMOS晶体管（60,65），用于共同连接通道以向栅极施加输入信号（Vin）和感测电缆。

44. 发明授权

KR101870840B1 출력 버퍼 회로 및 그것을 포함하는 메모리 장치 有权
公开(公告)号：KR101870840B1
公开(公告)日：2018-06-26
申请号：KR1020160145378
申请日：2016-11-02
申请人： 삼성전자주식회사
发明人： 최훈대
IPC分类号： G11C7/10 , G11C7/02
CPC分类号： H03K19/018564 , G11C7/1051 , G11C29/022 , G11C29/028 , G11C29/50008 , H03K3/012 , H03K17/16 , H03K19/018521 , H03K19/018571 , H03K19/018585 , H03K19/094
摘要： 본발명에실시예에따른출력버퍼회로는펄스생성기, 송신기, 그리고엠퍼시스컨트롤러를포함할수 있다. 펄스생성기는엠퍼시스(emphasis)의수행구간을결정하는펄스신호를생성할수 있다. 송신기는펄스신호에따라, 저항보정코드를제공받아저항보정코드에의해결정되는제 1 출력저항값을제공하거나, 엠퍼시스의수행구간동안엠퍼시스동작를수행하기위한엠퍼시스코드를제공받아엠퍼시스코드에의해결정되는제 2 출력저항값을제공하여엠퍼시스동작을수행할수 있다. 엠퍼시시스컨트롤러는펄스신호에따라, 저항보정코드또는엠퍼시스코드를송신기에제공할수 있다.

45. 发明授权

KR101839881B1 임피던스 조절회로 및 이를 포함하는 반도체 장치 有权
标题翻译：阻抗控制电路及包含其的半导体装置
公开(公告)号：KR101839881B1
公开(公告)日：2018-03-20
申请号：KR1020110116074
申请日：2011-11-08
申请人： 에스케이하이닉스 주식회사
发明人： 고형준
IPC分类号： G11C7/10 , G11C7/22
CPC分类号： H03K19/0005 , H03K19/018557 , H03K19/018585
摘要： 본발명의실시예에따른임피던스조절회로는, 외부저항이연결되는제1노드의전압을이용해풀업임피던스제어코드를생성하는풀업코드생성부; 상기풀업임피던스제어코드에의해결정되는임피던스값을가지고상기제1노드를풀업구동하는풀업임피던스부; 각각이상기풀업임피던스제어코드에의해결정되는임피던스값을가지며, 제1 내지제M선택신호(단, M은자연수) 각각에응답해활성화/비활성화되고, 제2노드를풀업구동하는제1 내지제M더미임피던스부; 상기제2노드의전압을이용해풀다운임피던스제어코드를생성하는풀다운코드생성부; 및각각이상기풀다운임피던스제어코드에의해결정되는임피던스값을가지며, 상기제1 내지제M선택신호각각에응답해활성화/비활성화되고, 상기제2노드를풀다운구동하는제1 내지제M풀다운임피던스부를포함할수 있다.
摘要翻译：的阻抗根据本发明的实施例调整电路，使用所述第一节点向连接到生成生成上拉阻抗控制码部的码的外部上拉电阻的电压; 上拉阻抗单元，用于以由所述上拉阻抗控制码确定的阻抗值拉高所述第一节点; （1）至（3），其具有由相位机器上拉阻抗控制码确定的阻抗值，并且响应于第一至第M选择信号中的每一个而激活/去激活虚拟阻抗部分; 一个下拉码发生器，用于使用第二节点的电压产生一个下拉阻抗控制码; 每个移相器下拉阻抗控制具有由所述代码确定的阻抗值，第一至包含M个选择信号被激活/停用响应于分别在第一到下拉的下拉阻抗的M个部分驱动所述第二节点，你可以。

46. 发明公开

KR1020170080845A 데이터 출력 회로 审中-实审
标题翻译：数据输出电路
公开(公告)号：KR1020170080845A
公开(公告)日：2017-07-11
申请号：KR1020150190109
申请日：2015-12-30
申请人： 에스케이하이닉스 주식회사
发明人： 이혁
IPC分类号： G11C7/10
CPC分类号： H03K3/013 , H03K3/356113 , H03K19/018521 , H03K19/018585
摘要： 데이터출력회로는출력패드; 데이터신호에응답하여제어코드에의해결정되는구동력으로상기출력패드를구동하는구동부; 및상기제어코드를생성하되, 초기화구간에서초기값인상기제어코드를출력하고, 캘리브래이션구간에서상기제어코드를캘리브래이션동작에따라조절되는캘리브래이션값으로출력하고, 상기초기화구간이전에상기제어코드를상기구동부의구동을차단하는차단값으로출력하는제어코드생성부를포함할수 있다.
摘要翻译：数据输出电路包括输出焊盘; 驱动单元，用于响应于数据信号利用由控制代码确定的驱动力来驱动输出垫; 并且，在初始化期间输出作为初始值的控制代码，并将该控制代码作为根据校准期间的校准操作而调整后的校准值输出，并输出控制代码作为切断驱动单元驱动的切断值。

47. 发明公开

KR1020160048165A 전자 시스템의 전력 공급 시퀀스의 경쟁 방지 无效
标题翻译：电子系统顺序上电的预防措施
公开(公告)号：KR1020160048165A
公开(公告)日：2016-05-03
申请号：KR1020167008015
申请日：2014-07-29
申请人： 애플 인크.
发明人： 헤스,그렉엠.
IPC分类号： G06F1/26 , G11C5/14 , H03K19/0185 , G11C7/20
CPC分类号： G06F1/263 , G11C5/148 , G11C7/20 , H03K19/018585
摘要： 전자시스템의전원공급시퀀스중에경쟁을방지하기위한방법및 장치가개시된다. 일실시예에서, 장치는제1 및제2 전원으로부터각각전력을공급받도록구성되는제1 및제2 전력도메인을포함한다. 전력공급시퀀스중에, 제1 전원은제2 전원보다먼저전력을공급하도록구성된다. 전력검출회로는제1 및제2 전원둘 모두로부터전력의존재를검출하도록구성된다. 제2 전원으로부터전력이검출되지않은경우, 클램핑회로에제공되는신호가활성으로서설정된다. 신호가전력검출회로에의해활성으로서설정되면, 클램핑회로는제2 전력도메인으로부터수신되는제어신호가제1 전력도메인의전력스위치에제공되지못하도록할 수있다.

48. 发明公开

KR1020150113301A 반도체 장치의 데이터 출력 회로 审中-实审
标题翻译：半导体器件的数据输出电路
公开(公告)号：KR1020150113301A
公开(公告)日：2015-10-08
申请号：KR1020140036205
申请日：2014-03-27
申请人： 에스케이하이닉스 주식회사
发明人： 정해강
IPC分类号： G11C7/10
CPC分类号： H03K3/015 , H03K3/011 , H03K19/0005 , H03K19/018585
摘要： 본기술은코드신호에응답하여각각의저항값이조정되며, 선택신호에응답하여하나또는그 이상이선택적으로활성화됨에따라전체저항값이조정되며, 복수의출력전압레벨중에서상기전체저항값 조정에따라선택된출력전압레벨을갖는출력전압을데이터출력패드에인가하도록구성되는복수의레그유닛을포함하는풀업드라이버; 모드레지스터신호에응답하여상기선택신호를생성하도록구성되는제어부; 및외부저항을기준으로상기코드신호를생성하도록구성되는코드발생기를포함할수 있다.
摘要翻译：本发明的半导体器件的数据输出电路包括：上拉驱动器，其包括用于响应于代码信号调整每个电阻值的多个支脚单元，通过选择性地激活一个或多个响应于选择信号，以及将根据从多个输出电压电平的总电阻值的调整选择的输出电压电平的输出电压施加到数据输出焊盘; 控制单元，用于响应于模式电阻信号产生选择信号; 以及用于基于外部电阻产生代码信号的代码发生器。

49. 发明公开

KR1020130112312A 전압 방식 구동기 审中-实审
标题翻译：电压模式驱动器
公开(公告)号：KR1020130112312A
公开(公告)日：2013-10-14
申请号：KR1020120034581
申请日：2012-04-03
申请人： 삼성전자주식회사
发明人： 원민호 , 박상훈
IPC分类号： H03K17/693 , H04L25/02
CPC分类号： H03F3/45 , G05F1/465 , H03K19/018585
摘要： PURPOSE: A voltage type operator is provided to reduce voltage usage. CONSTITUTION: A voltage type operator comprises a first switching unit (120) and a first radiation switching unit (150). The first switching unit comprises a first variable resistor (VR_1) and a first switch (SW_1). The first variable resistor forms a resistance value determined by a digital code. When the first switch is connected to the first variable resistor, the first switch is connected to an output terminal through the first variable resistor. The first radiation switching unit comprises a first radiation variable resistor (DR_1). The first radiation variable resistor includes a resistance value and characteristics with the first variable resistor.
摘要翻译：目的：提供电压型操作器以减少电压的使用。构成：电压型操作器包括第一开关单元（120）和第一辐射切换单元（150）。第一开关单元包括第一可变电阻器（VR_1）和第一开关（SW_1）。第一可变电阻器形成由数字码确定的电阻值。当第一开关连接到第一可变电阻器时，第一开关通过第一可变电阻器连接到输出端子。第一辐射切换单元包括第一辐射可变电阻器（DR_1）。第一辐射可变电阻器包括具有第一可变电阻器的电阻值和特性。

50. 发明公开

KR1020130076583A 출력드라이버 无效
标题翻译：输出驱动器
公开(公告)号：KR1020130076583A
公开(公告)日：2013-07-08
申请号：KR1020110145225
申请日：2011-12-28
申请人： 에스케이하이닉스 주식회사
发明人： 김광순
IPC分类号： G11C7/10 , G11C5/14
CPC分类号： H03K19/018571 , G11C7/1057 , H03K19/018585
摘要： PURPOSE: An output driver is provided to reduce work space by not using a fuse for controlling a driving force. CONSTITUTION: A pull-up code generating unit (11) generates pull-up codes by sensing voltage differences between a first node and an output node. A pull-down code generating unit (12) generates pull-down codes by sensing voltage differences between the output node and a second node. A driver (20) generates output data by driving the output node in response to pull-up or pull-down signals. The voltage level of the output data is controlled by the driving force set by a combination of pull-up and pull-down codes. [Reference numerals] (110) Pull-up voltage sensing unit; (120) Pull-down voltage generating unit
摘要翻译：目的：提供输出驱动器，通过不使用保险丝来控制驱动力来减少工作空间。构成：上拉代码生成单元（11）通过感测第一节点和输出节点之间的电压差产生上拉代码。下拉码产生单元（12）通过感测输出节点和第二节点之间的电压差来产生下拉码。驱动器（20）通过响应于上拉或下拉信号驱动输出节点来产生输出数据。输出数据的电压电平由上拉和下拉代码组合设置的驱动力控制。（附图标记）（110）上拉电压检测单元; （120）下拉电压发生单元

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式