专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020050094507A 플라즈마 디스플레이 패널과 그의 구동방법 失效
标题翻译：等离子显示面板及其驱动方法
公开(公告)号：KR1020050094507A
公开(公告)日：2005-09-28
申请号：KR1020040019637
申请日：2004-03-23
申请人： 삼성에스디아이 주식회사
发明人： 강경원 , 진광호
IPC分类号： G09G3/294 , G09G3/296
CPC分类号： G09G3/294 , G09G3/296 , G09G2310/0202 , G09G2320/0228 , H03K3/015
摘要： 본 발명은 플라즈마 디스플레이 패널과 그의 구동방법에 관한 것이다. 본 발명에 따르면 유지구간 초기에 Y 전극에 첫 번째 유지방전 펄스가 인가되는 동안에 어드레스 전극에는 음의 전압을 인가한다. 이와 같이 하면, Y 전극/X 전극과 어드레스 전극간의 방전이 증가하여 공간전하가 많이 생성되고 유지방전이 안정적으로 이루어지며 이로 인해 PDP의 전체적인 마진이 향상된다.

2. 发明公开

KR1020150113301A 반도체 장치의 데이터 출력 회로 审中-实审
标题翻译：半导体器件的数据输出电路
公开(公告)号：KR1020150113301A
公开(公告)日：2015-10-08
申请号：KR1020140036205
申请日：2014-03-27
申请人： 에스케이하이닉스 주식회사
发明人： 정해강
IPC分类号： G11C7/10
CPC分类号： H03K3/015 , H03K3/011 , H03K19/0005 , H03K19/018585
摘要： 본기술은코드신호에응답하여각각의저항값이조정되며, 선택신호에응답하여하나또는그 이상이선택적으로활성화됨에따라전체저항값이조정되며, 복수의출력전압레벨중에서상기전체저항값 조정에따라선택된출력전압레벨을갖는출력전압을데이터출력패드에인가하도록구성되는복수의레그유닛을포함하는풀업드라이버; 모드레지스터신호에응답하여상기선택신호를생성하도록구성되는제어부; 및외부저항을기준으로상기코드신호를생성하도록구성되는코드발생기를포함할수 있다.
摘要翻译：本发明的半导体器件的数据输出电路包括：上拉驱动器，其包括用于响应于代码信号调整每个电阻值的多个支脚单元，通过选择性地激活一个或多个响应于选择信号，以及将根据从多个输出电压电平的总电阻值的调整选择的输出电压电平的输出电压施加到数据输出焊盘; 控制单元，用于响应于模式电阻信号产生选择信号; 以及用于基于外部电阻产生代码信号的代码发生器。

3. 发明公开

KR1020140115994A 전류 보상 회로, 반도체 디바이스, 타이밍 발생기, 시험 장치 有权
标题翻译：电流补偿电路，半导体器件，时序发生器，测试器件
公开(公告)号：KR1020140115994A
公开(公告)日：2014-10-01
申请号：KR1020140031565
申请日：2014-03-18
申请人： 가부시키가이샤 어드밴티스트
发明人： 마츠모토,준이치
IPC分类号： G01R31/28
CPC分类号： H03M9/00 , G01R31/31922 , H03K3/015 , H04J3/047 , H04L7/00
摘要： Provided is a semiconductor device capable of compensating for highly precisely current in a small circuit size. A first circuit operates in synchronization with a first clock (CLK1) having a first frequency, and generates N number of parallel data sets (D1-DN) for every cycle period of the first clock (CLK1). An interface circuit (20) time-division multiplexes the N number of data sets received from the first circuit (10). A second circuit (30) processes the N number of data set (D1-DN) thus time-division multiplexed, in synchronization with a second clock (CLK2) having a second frequency which is N times the first frequency. A determination unit (22) determines whether or not the N number of data sets are effective data which instructs a flip-flop group (32), which is configured as a state holding element included in the second circuit (30), to generate a substantial effective state transition. In a cycle period in which the N number of data sets are determined as being ineffective, a data substitution unit (24) replaces at least a portion of the N number of data sets with current compensation data (D_CMP).
摘要翻译：提供了能够以小电路尺寸补偿高精度电流的半导体器件。第一电路与具有第一频率的第一时钟（CLK1）同步工作，并且对于第一时钟（CLK1）的每个周期周期生成N个并行数据组（D1-DN）。接口电路（20）对从第一电路（10）接收的N个数据集进行时分复用。第二电路（30）与具有第二频率（N倍于第一频率的第二频率）的第二时钟（CLK2）同步地处理因此进行时分复用的N个数据组（D1-DN）。确定单元（22）确定N个数据组是否是指示被配置为包括在第二电路（30）中的状态保持元件的触发器组（32）的有效数据，以生成实质性的有效状态转型。在N个数据组被确定为无效的循环周期中，数据替换单元（24）用当前补偿数据（D_CMP）替换N个数据集的至少一部分。

4. 发明公开

KR1020110117589A 스캔 시프트 동작 동안 ＩＶＤ를 감소시키는 시스템 및 장치 有权
标题翻译：用于在扫描转换操作期间减少瞬时电压的系统和装置
公开(公告)号：KR1020110117589A
公开(公告)日：2011-10-27
申请号：KR1020100086672
申请日：2010-09-03
申请人： 엘에스아이 코포레이션
发明人： 데브타-프라샌나나렌드라 , 고엘산딥쿠마르 , 군다아룬케이
IPC分类号： G01R31/3183 , G01R31/3193
CPC分类号： H03K3/015 , G01R31/318552 , G01R31/318594
摘要： 본 발명은 스캔 시프트(scan shift) 동작 동안 IVD(instantaneous voltage droop)를 감소시키는 시스템에 관한 것이다. 일실시예에서, 시스템은 입력 클록 신호를 수신하도록 구성된 제 1 그룹의 클록 게이팅 셀 및 제 1 그룹의 클록 게이팅 셀에 결합된 제 1 그룹의 플립플롭을 포함한다. 제 1 그룹의 클록 게이팅 셀의 각각의 클록 게이팅 셀은 스캔 시프트 동작 동안 입력 클록 신호를 제 1 기간(duration)만큼 지연시키도록 구성된 제 1 지연 소자를 포함한다. 상기 시스템은 또한 입력 클록 신호를 수신하도록 구성된 제 2 그룹의 클록 게이팅 셀 및 제 2 그룹의 클록 게이팅 셀에 결합된 제 2 그룹의 플립플롭을 포함한다. 제 2 그룹의 클록 게이팅 셀의 각각의 클록 게이팅 셀은 스캔 시프트 동작 동안 입력 클록 신호를 제 2 기간만큼 지연시키도록 구성된 제 2 지연 소자를 포함한다.

5. 发明授权

KR100130187B1 스위칭 승압회로 失效
标题翻译：切换电路
公开(公告)号：KR100130187B1
公开(公告)日：1998-10-01
申请号：KR1019930019833
申请日：1993-09-27
申请人： 보쉬 에레크토로닉스 가부시키가이샤
发明人： 오까노마사미 , 마쓰다노리오
IPC分类号： H03K3/02
CPC分类号： B60R21/017 , H02M3/156 , H03K3/015 , H03K17/165
摘要： 자동차의 에어백 제어장치와 같은 비교적 경부하이고 또한 그다지 우수한 출력 정밀도를 필요로 하지 않고, 그러나 잡음의 발생을 싫어하는 것과 같은 용도에 대하여 가장 적합한 스위칭 조정기 구성의 승압회로를 비교적 저코스트의 간단한 구성으로 실현하는 것을 목적으로 하는 것이며, 슈미트 트리거 인버터 (IC
1 ) 와 저항 (R
1 ) 과 콘덴서 (C
1 ) 등으로 된 클록 발진회로의 출력에 따라 스위칭 트랜지스터 (Tr
1 ) 를 전환 동작하게 된다. 트랜지스터 (Tr
1 ) 의 전환 동작에 따라 코일 (L
1 ) 에 높은 전압이 유도되어서 전해 콘덴서 (C
2 ) 를 충전하고, 이 충전 전압이 승압출력 (Vo)으로 된다. 승압 출력전압 (Vo) 은 제너다이오우드 (D
3 ) 를 통하여 클록 발진회로 (C
1 ) 의 입력단자 (b) 에 귀환한다. 그 귀환 전류는 부하의 대소에 의하여 가변하고, 그에 따라 발진회로의 출력클록의 듀티비가 바뀌며, 그 결과 출력은 대략 일정하게 제어된다.

6. 发明授权

KR101554098B1 전류 보상 회로, 반도체 디바이스, 타이밍 발생기, 시험 장치 有权
标题翻译：电流补偿电路半导体器件时序发生器测试器件
公开(公告)号：KR101554098B1
公开(公告)日：2015-09-17
申请号：KR1020140031565
申请日：2014-03-18
申请人： 가부시키가이샤 어드밴티스트
发明人： 마츠모토,준이치
IPC分类号： G01R31/28
CPC分类号： H03M9/00 , G01R31/31922 , H03K3/015 , H04J3/047 , H04L7/00
摘要： 작은회로규모에서, 고정밀도의전류보상이가능한반도체디바이스를제공한다. 제1 회로(10)는, 제1 주파수를갖는제1 클록(CLK1)과동기하고, 제1 클록(CLK1)의사이클주기별로병렬인 N개의데이터세트(D1~DN)를생성한다. 인터페이스회로(20)는, 제1 회로(10)로부터의 N개의데이터세트(D1~DN)를시분할다중화한다. 제2 회로(30)는, 시분할다중화된 N개의데이터세트(D1~DN)를, 제1 주파수의 N배의제2 주파수를갖는제2 클록(CLK2)과동기하여처리한다. 판정부(22)는, N개의데이터세트가, 제2 회로(30)에포함되는상태유지소자의플립플롭군(32)에실질적인상태천이를발생시키는유효한데이터인지여부를판정한다. 데이터치환부(24)는, N개의데이터세트가무효로판정된사이클주기에서, N개의데이터세트의적어도일부를, 전류보상데이터(D)로치환한다.

7. 发明公开

KR1020130132169A 스위치 제어 장치, 이를 포함하는 전력 공급 장치, 및 그 구동 방법 审中-实审
标题翻译：开关控制装置，包括其的电源装置和电源装置的驱动方法
公开(公告)号：KR1020130132169A
公开(公告)日：2013-12-04
申请号：KR1020120056349
申请日：2012-05-25
申请人： 페어차일드코리아반도체 주식회사
发明人： 엄현철 , 양승욱
IPC分类号： H02M1/42 , H02M3/155
CPC分类号： H03K3/015 , H02M1/4208 , H02M7/217 , H02M2001/4291 , Y02B70/126
摘要： The present invention relates to a switch control device, a power supply device including the same, and a driving method thereof. An AC input of the power supply device is connected to a rectifying circuit. The power supply device includes a power switch in which an input current passing through the rectifying circuit flows for an on-period and the switch control device which detects a half-on point that is the middle point of the on-period, calculates the input current by using the sampling result of a sensing voltage following the current which flows in the power switch for the on-period at the half-on point and the on-period, and controls the input current to follow a reference sinusoidal wave. The reference sinusoidal wave follows a sinusoidal wave obtained by fully rectifying the AC input. [Reference numerals] (200) Half-on detection unit;(300) Input current calculation unit
摘要翻译：本发明涉及开关控制装置，包括该开关控制装置的电源装置及其驱动方法。电源装置的交流输入连接到整流电路。电源装置包括电源开关，其中通过整流电路的输入电流流过一段时间，并且开关控制装置检测作为导通周期的中点的半开点，计算输入通过使用在电源开关中流过电流的感测电压的采样结果在半导通时间和导通周期上的导通周期，并控制输入电流跟随参考正弦波。参考正弦波跟随通过完全整流AC输入而获得的正弦波。（附图标记）（200）半通检测单元;（300）输入电流计算单元

8. 发明授权

KR101293445B1 스캔 시프트 동작 동안 ＩＶＤ를 감소시키는 시스템 및 장치 有权
标题翻译：用于在扫描转换操作期间减少瞬时电压的系统和装置
公开(公告)号：KR101293445B1
公开(公告)日：2013-08-05
申请号：KR1020100086672
申请日：2010-09-03
申请人： 엘에스아이 코포레이션
发明人： 데브타-프라샌나나렌드라 , 고엘산딥쿠마르 , 군다아룬케이
IPC分类号： G01R31/3183 , G01R31/3193
CPC分类号： H03K3/015 , G01R31/318552 , G01R31/318594
摘要： 본 발명은 스캔 시프트(scan shift) 동작 동안 IVD(instantaneous voltage droop)를 감소시키는 시스템에 관한 것이다. 일실시예에서, 시스템은 입력 클록 신호를 수신하도록 구성된 제 1 그룹의 클록 게이팅 셀 및 제 1 그룹의 클록 게이팅 셀에 결합된 제 1 그룹의 플립플롭을 포함한다. 제 1 그룹의 클록 게이팅 셀의 각각의 클록 게이팅 셀은 스캔 시프트 동작 동안 입력 클록 신호를 제 1 기간(duration)만큼 지연시키도록 구성된 제 1 지연 소자를 포함한다. 상기 시스템은 또한 입력 클록 신호를 수신하도록 구성된 제 2 그룹의 클록 게이팅 셀 및 제 2 그룹의 클록 게이팅 셀에 결합된 제 2 그룹의 플립플롭을 포함한다. 제 2 그룹의 클록 게이팅 셀의 각각의 클록 게이팅 셀은 스캔 시프트 동작 동안 입력 클록 신호를 제 2 기간만큼 지연시키도록 구성된 제 2 지연 소자를 포함한다.

9. 发明公开

KR1020100079331A 레벨 시프트 회로 无效
标题翻译：水平移位电路
公开(公告)号：KR1020100079331A
公开(公告)日：2010-07-08
申请号：KR1020080137771
申请日：2008-12-31
申请人： 주식회사 디비하이텍
发明人： 김학수 , 송남진
IPC分类号： H03K19/0185 , H03K19/0175
CPC分类号： H03K3/356113 , H03K3/015 , H03K3/0375 , H03K3/356182
摘要： PURPOSE: A level shifting circuit is provided to buffer signal in response to two shifting signals, with time intervals, which are outputted from a level shifting unit. CONSTITUTION: A level shifting unit(20) outputs two shifting signals based on two input signals which are differently inputted. A buffering unit(22) outputs output signal in response to the two shifting signals. The level shifting unit includes a power voltage supplying unit, a ground voltage supplying unit, and a switching unit. The power voltage supplying unit controls the supply of a power voltage. The ground voltage supplying unit controls the supply of a ground voltage. The switching unit controls the connection between the power voltage supplying unit and the ground voltage supplying unit.
摘要翻译：目的：响应于从电平移位单元输出的具有时间间隔的两个移位信号，提供电平移位电路以缓冲信号。构成：电平移位单元（20）基于不同输入的两个输入信号输出两个移位信号。缓冲单元（22）响应于两个移位信号输出输出信号。电平移位单元包括电源电压供应单元，接地电压提供单元和开关单元。电源电压供给单元控制电源电压的供给。接地电压供给单元控制接地电压的供给。开关单元控制电源电压供应单元和接地电压供应单元之间的连接。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式