专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明公开

KR1020150028118A 메모리 장치의 동작 방법, 이를 이용한 데이터 기입 방법 및 데이터 독출 방법 审中-实审
标题翻译：操作存储器件的方法和使用该存储器件的写入和读取数据的方法
公开(公告)号：KR1020150028118A
公开(公告)日：2015-03-13
申请号：KR1020130106808
申请日：2013-09-05
申请人： 삼성전자주식회사
发明人： 손종필 , 손영수 , 강욱성 , 박철우 , 최정환 , 배원일 , 손교민
IPC分类号： G11C29/42 , G11C7/00
CPC分类号： G11C29/52 , G06F11/1048 , G11C2029/0411
摘要： 메모리 장치는 메모리 컨트롤러로부터 코맨드 및 액세스 어드레스를 수신하고, 액세스 어드레스에 상응하는 선택 데이터, 비선택 어드레스에 상응하는 비선택 데이터 및 독출 패리티 데이터를 포함하는 독출 코드 워드를 메모리 장치 내의 메모리 셀 어레이로부터 독출한다. 메모리 장치 내의 에러 정정 회로를 통해서 독출 패리티 데이터에 기초하여 선택 데이터 및 비선택 데이터에 대한 에러 정정을 수행하여 정정 데이터를 생성한다. 패리티 셀 블록의 효율적인 사용은 패리티 셀 블록이 메모리 장치의 칩 면적에서 차지하는 오버헤드를 감소시켜 효율적인 메모리 사용이 가능하다.
摘要翻译：存储器装置从存储器控制器接收访问地址和命令，并且读取对应于访问地址的选择数据，对应于非选择地址的非选择数据，以及包括来自存储器单元阵列的读取奇偶校验数据的读取代码字在内存设备内。存储器件内的纠错电路通过对读取的奇偶校验数据进行选择数据和非选择数据的纠错来生成校正数据。奇偶校验单元块的有效使用可以通过减少奇偶校验单元块占据存储器件的芯片表面的开销来有效地使用存储器。

42. 发明公开

KR1020140139928A ECC 내장 메모리의 메인 어레이 및 ECC 셀-어레이 테스트 방법 有权
标题翻译：主阵列和内存ECC内存的ECC阵列测试方法
公开(公告)号：KR1020140139928A
公开(公告)日：2014-12-08
申请号：KR1020130060648
申请日：2013-05-28
申请人： 중소기업은행
发明人： 김용수
IPC分类号： G11C29/42
CPC分类号： G11C29/42 , G06F11/1048 , G11C29/1201
摘要： 메인 셀-어레이; ECC 셀-어레이; 및 복수 개의 입력데이터에 대한 ECC 입력 데이터를 생성하는 ECC 인코더를 포함하는 메모리가 공개된다. 이 메모리는 ECC 셀-어레이에 기록될 데이터로서, 상기 복수 개의 입력데이터의 일부 또는 전부와 상기 ECC 입력 데이터 중 하나를 선택하도록 되어 있는 쓰기-멀티플렉서를 포함한다.
摘要翻译：公开了一种存储器，其包括主单元阵列，ECC单元阵列和ECC编码器，其生成用于多个输入数据的ECC输入数据。存储器包括写多路复用器，其选择输入数据的一部分或全部以及ECC输入数据中的一个作为要写入ECC单元阵列的数据。

43. 发明公开

KR1020140114072A 모바일 디바이스에서 하우스키핑 동작을 개시하는 시스템 및 방법 有权
标题翻译：在移动设备上启动家庭娱乐操作的系统和方法
公开(公告)号：KR1020140114072A
公开(公告)日：2014-09-25
申请号：KR1020147024498
申请日：2011-08-12
申请人： 퀄컴 인코포레이티드
发明人： 탐스,토마스알. , 라오,하리엠. , 강,승에이치. , 김,정필 , 서,중원
IPC分类号： G06F1/32 , G11C5/14 , H04L12/10
CPC分类号： G11C16/3418 , G06F1/263 , G06F11/1048
摘要： 모바일 디바이스에서 하우스키핑 동작을 개시하기 위한 시스템 및 방법이 개시된다. 특정 실시형태에서, 모바일 디바이스에서의 방법은 모바일 디바이스가 충전 모드에 있다고 결정한 것에 응답하여 스케줄링된 하우스키핑 동작을 변경하는 단계를 포함한다.

44. 发明公开

KR1020140108398A 에러 정정회로를 포함하는 반도체 메모리 장치 및 반도체 메모리 장치의 동작방법 审中-实审
标题翻译：包含误差校正电路的半导体存储器件及其工作方法
公开(公告)号：KR1020140108398A
公开(公告)日：2014-09-11
申请号：KR1020130020674
申请日：2013-02-26
申请人： 삼성전자주식회사
发明人： 정회주 , 김수아 , 서무진 , 유학수 , 윤재윤 , 최효진
IPC分类号： G11C29/42
CPC分类号： G06F3/0659 , G06F3/0604 , G06F3/0679 , G06F11/073 , G06F11/076 , G06F11/079 , G06F11/0793 , G06F11/1008 , G06F11/1048 , G06F11/1068 , G06F11/1076 , G11C11/409 , G11C29/52 , G11C29/783
摘要： A semiconductor memory device including an error correction circuit and a method for operating the semiconductor memory device are disclosed. According to an embodiment of the present invention, the semiconductor memory device comprises: a cell array including a plurality of memory cells; an error detecting unit which carries out the detection of errors on read data in response to a first command; an information generating unit which prints out first information which shows, according to the result of the error detection, the validation of the read data in response to the first command; a first error correction unit which carries out the correction of the errors on invalid data; and a storage unit which stores data of which the errors are corrected by the first error correction unit, and prints out the corrected data in response to an external second command.
摘要翻译：公开了一种半导体存储器件，包括纠错电路和用于操作半导体存储器件的方法。根据本发明的实施例，半导体存储器件包括：包括多个存储单元的单元阵列; 错误检测单元，其响应于第一命令执行对读取数据的错误的检测; 信息产生单元，其根据所述错误检测的结果打印出响应于所述第一命令验证所读取的数据的第一信息; 执行对无效数据的错误的校正的第一纠错单元; 以及存储单元，其存储由第一纠错单元校正错误的数据，并且响应于外部第二命令打印校正的数据。

45. 发明公开

KR1020140105393A 메모리 회로들, 메모리에 액세스하는 방법 및 메모리를 복구하는 방법 有权
标题翻译：存储器电路，用于访问存储器的方法和用于修复存储器的方法
公开(公告)号：KR1020140105393A
公开(公告)日：2014-09-01
申请号：KR1020140019089
申请日：2014-02-19
申请人： 인텔 도이칠란드 게엠베하
发明人： 라인인게르,안드레아스 , 리흐테르,미하엘 , 프란츠,슈테판
IPC分类号： G11C29/04 , G11C29/42
CPC分类号： G06F11/1008 , G06F11/1016 , G06F11/1048 , G11C7/1006 , G11C29/42 , H03M13/09 , H03M13/152 , H03M13/2906
摘要： A memory circuit is described, comprising a plurality of memory elements, wherein each memory element is configured to store one data element of a plurality of data elements; an error correction information memory configured to store common error correction information of the data elements; an error detection information memory configured to store error detection information for the data element stored in the memory element, with respect to each memory element; and a memory access circuit configured to check whether the error detection information for the data element stored in the memory element indicates an error of the data element stored in the memory element, for an access to one of the memory elements, and to process the error correction information for the access, depending on whether the error detection information for the data element stored in the memory element indicates an error of the data element stored in the memory element.
摘要翻译：描述了包括多个存储器元件的存储器电路，其中每个存储器元件被配置为存储多个数据元素的一个数据元素; 错误校正信息存储器，被配置为存储数据元素的公共纠错信息; 错误检测信息存储器，被配置为相对于每个存储元件存储存储在存储元件中的数据元素的错误检测信息; 以及存储器访问电路，被配置为检查存储在存储元件中的数据元素的错误检测信息是否存储在存储元件中的数据元素的错误，以访问存储器元件之一，并且处理该错误取决于存储在存储元件中的数据元素的错误检测信息是否指示存储在存储元件中的数据元素的错误，用于访问的修正信息。

46. 发明公开

KR1020140103756A 메모리 컨트롤러 및 그것의 동작 방법 审中-实审
标题翻译：内存控制器及其操作方法
公开(公告)号：KR1020140103756A
公开(公告)日：2014-08-27
申请号：KR1020130017627
申请日：2013-02-19
申请人： 삼성전자주식회사
发明人： 서영일 , 윤정호 , 이원철 , 정다운
IPC分类号： G11C16/34 , G11C16/06 , G11C16/26
CPC分类号： G06F11/1048
摘要： A memory controller according to an embodiment of the present invention controls a nonvolatile memory device. The memory controller includes a memory which stores a plurality of read data transmitted from the nonvolatile memory device, an ECC circuit which detects an error bit of partial data forming each read data and determines whether to correct the partial data based on the detected error bit, and a processing unit which determines a representative value by analyzing the partial data whose correction is impossible according to the determination result of the ECC circuit and transmits the representative value to the ECC circuit. The read data is read by the reading operation of the same logic page.
摘要翻译：根据本发明的实施例的存储器控制器控制非易失性存储器件。存储器控制器包括存储从非易失性存储器件发送的多个读取数据的存储器，ECC电路，其检测形成每个读取数据的部分数据的错误位，并且基于检测到的错误位确定是否校正部分数据，以及处理单元，其通过根据ECC电路的确定结果分析不可能校正的部分数据来确定代表值，并将代表值发送到ECC电路。通过同一逻辑页面的读取操作来读取读取的数据。

47. 发明公开

KR1020140102739A 위상 변화 메모리의 판독 에러를 감소시키기 위한 판독 바이어스 관리 有权
标题翻译：阅读偏差管理以减少读取相位变化记忆的错误
公开(公告)号：KR1020140102739A
公开(公告)日：2014-08-22
申请号：KR1020147019047
申请日：2012-11-08
申请人： 마이크론 테크놀로지, 인크.
发明人： 베데쉬,페르디난도
IPC分类号： G11C13/02 , G11C29/42 , G11C7/10
CPC分类号： G06F11/1008 , G06F11/1048 , G11C13/0004 , G11C13/0033 , G11C13/0038 , G11C13/004 , G11C29/021 , G11C29/026 , G11C29/028 , G11C29/42 , G11C29/52
摘要： 본 명세서에 개시된 주제는 메모리 디바이스에 관한 것으로, 보다 상세하게는 위상 변화 메모리의 판독 성능에 관한 것이다.
摘要翻译：在诸如相变存储器件的存储器件的读取处理期间，可以将偏置条件应用于存储器单元以确定存储器单元的状态。存储单元的确定状态可以取决于存储单元的阈值电压。存储单元的阈值电压可能会随时间而变化。阈值电压的偏移可能导致读取错误。可以基于所得到的读取错误来修改施加的偏置条件。

48. 发明公开

KR1020140090671A 메모리 시스템들을 위한 소프트 정보 생성 审中-实审
标题翻译：存储系统软信息生成
公开(公告)号：KR1020140090671A
公开(公告)日：2014-07-17
申请号：KR1020147015604
申请日：2012-10-10
申请人： 샌디스크 테크놀로지스 엘엘씨
发明人： 타이잉유 , 미요예일
IPC分类号： G06F11/10 , G11C16/26
CPC分类号： G06F11/1048 , G11C11/5642 , G11C16/26
摘要： 구현들은 데이터가 메모리에 저장 및 판독될 수 있는 신뢰성을 향상시키기 위해 사용되는 에러 제어 코드들의 성능을 강화시킬 수 있는 메모리 시스템 내의 사용에 적절한 시스템들, 방법들 및/또는 디바이스들을 포함한다. 일부 구현들은 스토리지 매체로부터 판독되는 인코딩된 데이터를 디코딩하기 위해 소프트 정보를 생성 및 이용하도록 된 시스템들, 방법들 및/또는 디바이스들을 포함한다. 특히, 일부 구현들은 스토리지 매체 특성화 파라미터 값들의 다양한 조합들에 대해 스토리지 매체로부터 판독될 수 있는 비트-튜플들에 대한 소프트 정보 값들을 포함하는 특성화 벡터들의 집합을 이용한다. 일부 구현들은 하나 이상의 스토리지 매체 특성화 파라미터 값들과 관련된 판독 비교 신호 값들을 결정 및 사용하도록 된다. 그리고, 일부 구현들은 식별된 에러 상태 및 하나 이상의 스토리지 매체 특성화 파라미터 값들과 관련된 시프트된 판독 비교 신호 값들을 결정 및 이용하도록 된다.

49. 发明公开

KR1020140079850A 패리티 및 리던던트 행들을 이용한 동적 에러 핸들링 有权
标题翻译：使用奇偶性和冗余行动态动态错误处理
公开(公告)号：KR1020140079850A
公开(公告)日：2014-06-27
申请号：KR1020147013524
申请日：2012-12-13
申请人： 인텔 코포레이션
发明人： 코커,알터그 , 샤,샤일레쉬 , 네베일,아디트야 , 라마도스,무랄리 , 다마라주,사티쉬케이.
IPC分类号： G06F11/10 , G11C29/42
CPC分类号： G06F11/1048 , G06F11/10 , G06F11/1008 , G06F11/1076 , H03M13/09 , H03M13/11 , H04L1/0057
摘要： 패리티 및 리던던트 행들을 이용한 동적 에러 정정을 위한 발명의 실시예들이 개시된다. 일 실시예에서, 장치는 저장 구조체, 패리티 로직, 에러 저장 공간, 및 에러 이벤트 생성기를 포함한다. 저장 구조체는 복수의 데이터 값을 저장한다. 패리티 로직은 저장 구조체에 저장된 데이터 값에서 패리티 에러를 검출한다. 에러 저장 공간은 패리티 에러의 검출의 표시를 저장한다. 에러 이벤트 생성기는 패리티 에러의 표시가 에러 저장 공간에 저장되는 것에 응답하여 이벤트를 생성한다.

50. 发明公开

KR1020140062332A 데이터 저장 장치의 동작 방법 审中-实审
标题翻译：数据存储设备的操作方法
公开(公告)号：KR1020140062332A
公开(公告)日：2014-05-23
申请号：KR1020120128940
申请日：2012-11-14
申请人： 에스케이하이닉스 주식회사
发明人： 주석진
IPC分类号： G11C16/34 , G11C16/10 , G06F11/08
CPC分类号： G06F11/1068 , G06F11/1048 , G11C11/5642 , G11C16/3404 , G11C29/42 , G11C29/52 , G11C2029/0409
摘要： The present technique relates to a data storage device and, more specifically, to an operation method to improve reliability of a data storage device. The method to operate the data storage device including a nonvolatile memory device according to the embodiment of the present invention comprises the steps of: reading the last programmed data from the nonvolatile memory device; detecting the error included in the read data during the reading; correcting the error in the read data if the detected error from the read data is correctable; and reprogramming the corrected data to the nonvolatile memory device.
摘要翻译：本技术涉及一种数据存储装置，更具体地涉及提高数据存储装置的可靠性的操作方法。根据本发明的实施例的包括非易失性存储装置的数据存储装置的操作方法包括以下步骤：从非易失性存储装置读取最后的编程数据; 在读取期间检测读取数据中包含的错误; 如果来自读取的数据的检测到的错误是可校正的，则校正读取数据中的错误; 并将校正的数据重新编程到非易失性存储器件。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式