专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020140139928A ECC 내장 메모리의 메인 어레이 및 ECC 셀-어레이 테스트 방법 有权
标题翻译：主阵列和内存ECC内存的ECC阵列测试方法
公开(公告)号：KR1020140139928A
公开(公告)日：2014-12-08
申请号：KR1020130060648
申请日：2013-05-28
申请人： 중소기업은행
发明人： 김용수
IPC分类号： G11C29/42
CPC分类号： G11C29/42 , G06F11/1048 , G11C29/1201
摘要： 메인 셀-어레이; ECC 셀-어레이; 및 복수 개의 입력데이터에 대한 ECC 입력 데이터를 생성하는 ECC 인코더를 포함하는 메모리가 공개된다. 이 메모리는 ECC 셀-어레이에 기록될 데이터로서, 상기 복수 개의 입력데이터의 일부 또는 전부와 상기 ECC 입력 데이터 중 하나를 선택하도록 되어 있는 쓰기-멀티플렉서를 포함한다.
摘要翻译：公开了一种存储器，其包括主单元阵列，ECC单元阵列和ECC编码器，其生成用于多个输入数据的ECC输入数据。存储器包括写多路复用器，其选择输入数据的一部分或全部以及ECC输入数据中的一个作为要写入ECC单元阵列的数据。

2. 发明公开

KR1020140139925A 프로그램 인히비트 오동작을 방지하기 위한 칼럼디코더 프리차지 회로를 포함하는 메모리 有权
标题翻译：具有预防程序禁止故障的字段解码器前置电路的内存
公开(公告)号：KR1020140139925A
公开(公告)日：2014-12-08
申请号：KR1020130060645
申请日：2013-05-28
申请人： 중소기업은행
发明人： 김용수
IPC分类号： G11C16/08 , G11C16/10
CPC分类号： G11C16/08 , G11C7/02 , G11C16/0483 , G11C16/3418
摘要： 두 개 이상의 서브 디코더로 구분되어 있는 칼럼디코더를 포함하는 메모리가 공개된다. 이 칼럼디코더에 포함된 최상위 레벨의 스위치의 일 단자에 기생하는 커패시턴스에 의한 영향은 칼럼주소의 최하위 비트가 변할 때마다 상기 일 단자를 충전하는 충전부에 의해 해소된다.
摘要翻译：公开了一种存储器，其包括被分成两个或更多个子解码器的列解码器。寄生在包括在列解码器中的最上层的开关的一个端子上的电容的影响由每当列地址的最低有效位改变时对一个端子充电的充电单元来解决。

3. 发明授权

KR101524535B1 ECC 내장 메모리의 메인 어레이 및 ECC 셀-어레이 테스트 방법 有权
标题翻译：内置ECC内存的主阵列和ECC阵列测试方法
公开(公告)号：KR101524535B1
公开(公告)日：2015-06-01
申请号：KR1020130060648
申请日：2013-05-28
申请人： 중소기업은행
发明人： 김용수
IPC分类号： G11C29/42
摘要： 메인셀-어레이; ECC 셀-어레이; 및복수개의입력데이터에대한 ECC 입력데이터를생성하는 ECC 인코더를포함하는메모리가공개된다. 이메모리는 ECC 셀-어레이에기록될데이터로서, 상기복수개의입력데이터의일부또는전부와상기 ECC 입력데이터중 하나를선택하도록되어있는쓰기-멀티플렉서를포함한다.

4. 发明授权

KR101506699B1 프로그램 인히비트 오동작을 방지하기 위한 칼럼디코더 프리차지 회로를 포함하는 메모리 有权
标题翻译：具有用于防止程序禁止故障的列解码器预充电电路的存储器
公开(公告)号：KR101506699B1
公开(公告)日：2015-04-06
申请号：KR1020130060645
申请日：2013-05-28
申请人： 중소기업은행
发明人： 김용수
IPC分类号： G11C16/08 , G11C16/10
摘要： 두개 이상의서브디코더로구분되어있는칼럼디코더를포함하는메모리가공개된다. 이칼럼디코더에포함된최상위레벨의스위치의일 단자에기생하는커패시턴스에의한영향은칼럼주소의최하위비트가변할때마다상기일 단자를충전하는충전부에의해해소된다.

5. 发明公开

KR1020140139924A 프로그램 인히비트 오동작을 방지하기 위한 칼럼디코더를 포함하는 메모리 有权
标题翻译：具有预防程序禁止故障的列解码器的内存
公开(公告)号：KR1020140139924A
公开(公告)日：2014-12-08
申请号：KR1020130060644
申请日：2013-05-28
申请人： 중소기업은행
发明人： 김용수
IPC分类号： G11C16/08 , G11C16/10
CPC分类号： G11C16/08 , G11C7/02 , G11C16/0483 , G11C16/3418
摘要： 메모리의 칼럼디코더에 포함된 트랜지스터에 의해 형성되는 기생 커패시턴스가 페이지버퍼에 미치는 영향을 제거하기 위하여, 트랜지스터들을 군집화하여 제어하는 기술을 공개한다.
摘要翻译：本发明涉及一种用于在存储器中产生编程禁止时防止禁止数据破坏的列解码器结构。本发明包括列解码器，其包括第一开关和第二开关，该第一开关和第二开关在列地址的较高位的预解码信号之间控制一个预解码信号。

6. 发明授权

KR101506700B1 저 전압에서 안정적인 읽기 동작이 가능한 메모리 有权
标题翻译：存储器在低电压下具有可靠的读操作
公开(公告)号：KR101506700B1
公开(公告)日：2015-03-30
申请号：KR1020130060647
申请日：2013-05-28
申请人： 중소기업은행
发明人： 김용수
IPC分类号： G11C16/06 , G11C16/26 , G11C16/08
摘要： 본 발명은 저 전압에서 동작하는 메모리의 페이지 버퍼의 데이터 읽기 방법에 관한 것으로, 저 전압에서도 메모리의 안정적인 동작을 보장한다.

7. 发明授权

KR101496865B1 프로그램 로드 시 전력소모를 줄이기 위한 칼럼 디코더를 포함하는 메모리 有权
标题翻译：具有省电列解码器的存储器，用于程序加载操作
公开(公告)号：KR101496865B1
公开(公告)日：2015-03-23
申请号：KR1020130060646
申请日：2013-05-28
申请人： 중소기업은행
发明人： 김용수
IPC分类号： G11C16/08 , G11C16/10 , G11C16/06
摘要： 본 발명은 메모리에서 프로그램 데이터 쓰기 드라이버의 구동 방법에 관한 것으로, 프로그램 로드 및 데이터 입력 명령에 맞추어 쓰기 드라이버를 구동하여 저전력 소모가 가능한 메모리를 구현할 수 있다.

8. 发明授权

KR101625417B1 프로그램 인히비트 오동작을 방지하기 위한 칼럼디코더를 포함하는 메모리 有权
标题翻译：具有用于防止程序禁止故障的列解码器的存储器
公开(公告)号：KR101625417B1
公开(公告)日：2016-05-31
申请号：KR1020130060644
申请日：2013-05-28
申请人： 중소기업은행
发明人： 김용수
IPC分类号： G11C16/08 , G11C16/10
摘要： 메모리의칼럼디코더에포함된트랜지스터에의해형성되는기생커패시턴스가페이지버퍼에미치는영향을제거하기위하여, 트랜지스터들을군집화하여제어하는기술을공개한다.

9. 发明公开

KR1020140139927A 저 전압에서 안정적인 읽기 동작이 가능한 메모리 有权
标题翻译：具有低电压可靠读操作的存储器
公开(公告)号：KR1020140139927A
公开(公告)日：2014-12-08
申请号：KR1020130060647
申请日：2013-05-28
申请人： 중소기업은행
发明人： 김용수
IPC分类号： G11C16/06 , G11C16/26 , G11C16/08
CPC分类号： G11C16/26 , G11C7/06 , G11C7/22 , G11C16/08 , G11C16/32
摘要： 본 발명은 저 전압에서 동작하는 메모리의 페이지 버퍼의 데이터 읽기 방법에 관한 것으로, 저 전압에서도 메모리의 안정적인 동작을 보장한다.
摘要翻译：本发明涉及一种在低电压下操作的存储器的页面缓冲器上的数据读取方法，用于确保低电压下的存储器的稳定操作。存储器包括感测放大器和连接到感测放大器的感测节点（SNODE）的列解码器。每当列地址的最低位改变时，感测放大器的感测节点就被预先充电到参考电压以上。

10. 发明公开

KR1020140142960A 병렬 파이프라인 더블래치로 구동되는 SPI 낸드 플래시 메모리 无效
标题翻译： SPI NAND FLASH存储器，并行管道双锁
公开(公告)号：KR1020140142960A
公开(公告)日：2014-12-15
申请号：KR1020130064768
申请日：2013-06-05
申请人： 중소기업은행
发明人： 김용수
IPC分类号： G11C16/06 , G11C16/26 , G11C16/10
CPC分类号： G11C16/06 , G11C7/1039 , G11C7/106 , G11C7/1087 , G11C16/10 , G11C16/26 , G11C2207/107
摘要： 본 발명은 병렬 파이프라인 더블래치를 포함하여 구성된 SPI 낸드 플래시 메모리에 관한 것으로서, 페이지 버퍼, 복수 개의 읽기래치, 및 복수 개의 쓰기래치를 포함하여 구성된다. 이때, 데이터를 읽는 경우, 상기 페이지 버퍼로부터 데이터를 읽어 하나의 읽기래치에 저장하는 단계 및 다른 하나의 읽기래치에 이미 저장된 데이터를 출력하는 단계를 동시에 수행하도록 되어 있다. 또한, 데이터를 기록하는 경우, 외부로부터 데이터를 입력받아 하나의 쓰기래치에 저장하는 단계 및 다른 하나의 쓰기래치에 이미 저장된 데이터를 상기 페이지 버퍼의 쓰기 레지스터에 기록하는 단계를 동시에 수행하도록 되어 있다.
摘要翻译：本发明涉及一种包括并行管道双锁存器的SPI-NAND闪速存储器。 SPI-NAND闪存包括：页缓冲器; 多个读取锁存器; 和多个写入锁存器。当读取数据时，同时执行从页面缓冲器读取数据并将数据存储在单个读取锁存器中的步骤，以及在另一个读取锁存器中输出预先存储的数据的步骤。此外，当存储数据时，执行从外部源接收数据并将数据存储在单个写入锁存器中的步骤，以及将另一个写入锁存器的预先存储的数据登记在页面缓冲器的写入寄存器中的步骤与此同时。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式