专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 发明授权

KR100260522B1 반도체소자의콘택홀매립방법 失效
标题翻译：在半导体器件中填充接触孔的方法
公开(公告)号：KR100260522B1
公开(公告)日：2000-08-01
申请号：KR1019970027367
申请日：1997-06-25
申请人： 에스케이하이닉스 주식회사
发明人： 김춘환 , 김우현
IPC分类号： H01L21/28
摘要： PURPOSE: A method for burying the contact hole of a semiconductor device is provided to increase adhesive strength between conducting layers and decrease the contact resistance by burying fully the contact hole in the process for forming metal wire. CONSTITUTION: After forming an oxide film(14) on a silicon substrate(11), the first contact hole and the second contact hole are formed on the silicon substrate(14) by etching the oxide film(14) selectively. The first titanium/titanium nitride layer(15) is formed on the whole structure including the contact holes by a chemical depositing vapor method. A tungsten layer is formed on the first titanium/titanium nitride layer(15). The tungsten layer is etched by a stop on titanium nitride etching method so as to form a tungsten plug(16A). A cavity is formed on the entrance of the contact holes by etching the tungsten layer. After the tungsten plug(16A) and the oxide film(14) are etched, an aluminum layer(20) is formed on the whole structure.
摘要翻译：目的：提供一种埋入半导体器件的接触孔的方法，以增加导电层之间的粘合强度，并通过在金属线形成工艺中完全埋入接触孔来降低接触电阻。构成：在硅衬底（11）上形成氧化膜（14）之后，通过选择性地蚀刻氧化膜（14），在硅衬底（14）上形成第一接触孔和第二接触孔。通过化学沉积蒸气法在包括接触孔的整个结构上形成第一钛/氮化钛层（15）。在第一钛/氮化钛层（15）上形成钨层。通过氮化钛蚀刻方法通过停止来蚀刻钨层，以形成钨丝塞（16A）。通过蚀刻钨层在接触孔的入口上形成空腔。在钨塞（16A）和氧化膜（14）被蚀刻之后，在整个结构上形成铝层（20）。

32. 发明公开

KR1019990059081A 반도체소자의층간절연막형성방법 失效
公开(公告)号：KR1019990059081A
公开(公告)日：1999-07-26
申请号：KR1019970079278
申请日：1997-12-30
申请人： 에스케이하이닉스 주식회사
发明人： 김우현 , 진성곤
IPC分类号： H01L21/31
摘要： 본 발명은 반도체 소자의 층간 절연막 형성 방법에 관한 것으로, 반도체 소자의 제조 공정에서 층간 절연막은 평탄화막으로 보론 포스포러스 실리카 글라스(boron phosphorous silica glass; BPSG)를 사용하며, 보론 포스포러스 실리카 글라스에 함유된 이온들이 하부층으로 확산되는 것을 방지하기 위해 보론 포스포러스 실리카 글라스막 형성 전후에 장벽 절연막(barrier insulation film)을 형성하는데, 이와 같이 다층 구조를 갖는 층간 절연막을 인-시튜(in-situ) 방식으로 형성하므로, 소자 제조 공정을 단순화 시켜 생산성을 향상시킬 수 있는 반도체 소자의 층간 절연막 형성 방법에 관한 것이다.

33. 发明公开

KR1019990059068A 반도체 소자의 장벽 금속층 형성 방법 无效
公开(公告)号：KR1019990059068A
公开(公告)日：1999-07-26
申请号：KR1019970079265
申请日：1997-12-30
申请人： 에스케이하이닉스 주식회사
发明人： 정철모 , 김우현
IPC分类号： H01L21/28
摘要： 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 소자의 장벽 금속층 형성 방법에 관한 것이다.
2. 발명이 해결하고자 하는 기술적 과제
현재 반도체 소자의 장벽 금속층 형성 공정에서 TiN을 증착하기 위한 스퍼터링 방법은 메탈 콘택의 스텝커버러지 확보에 어려움이 있을 뿐만 아니라 메탈 콘택의 오버 행(over hang)에 의하여 금속 매립이 어렵게 된다. 또한, TDMAT나 TDEAT를 전구체로 사용하는 경우 스텝커버러지의 확보는 용이하지만, TiN 대신에 Ti(NC)를 형성하여 콘택 저항을 감소시키는 원인이 된다.
3. 발명의 해결 방법의 요지
본 발명에서는 장벽 금속층으로 사용되는 TiN막을 증착하기 위하여 Ti 합성물을 전구체로 하여 NH
3 와 반응시키며, 전구체 캐리어 가스로 아르곤을 포함하는 가스를 사용한다.

34. 发明公开

KR1019980055945A 반도체 소자의 클리닝 방법 失效
公开(公告)号：KR1019980055945A
公开(公告)日：1998-09-25
申请号：KR1019960075182
申请日：1996-12-28
申请人： 에스케이하이닉스 주식회사
发明人： 정철모 , 김우현
IPC分类号： H01L21/304
摘要： 본 발명은 반도체 소자 제조 방법에 관한 것으로, NH
3 초임계 유체(super critical liquid)의 성질을 이용하여 반도체 소자의 클리닝과 스크럼빙을 효율적으로 실시하여 파티클과 가벼운 유기 물질을 제거하며, 또한 NH
3 의 온도 및 압력을 조절하여 클리닝 공정 및 회수 공정을 용이하게 실시 함으로써 생산성 및 경제성을 향상시킬 수 있는 반도체 소자의 클리닝 방법이 제시된다.

35. 发明公开

KR1019970011359A 차량의 분사연료 가열장치 无效
标题翻译：车辆注射燃料加热器
公开(公告)号：KR1019970011359A
公开(公告)日：1997-03-27
申请号：KR1019950027724
申请日：1995-08-30
申请人： 에스케이하이닉스 주식회사
发明人： 천동필 , 김우현
IPC分类号： F02M31/02
摘要： 본 발명은 차량의 분사연료 가열장치는 엔진의 냉간 시동시 인젝터에서 분사되는 연료를 가열하는 것이다.
본 발명은 연료 및 냉각수의 온도를 검출하는 온도 검출센서(2)(2A)와, 인젝터(4)에 설치되어 인젝터(4)를 가열하는 히터(5)를 구비하고, 키 스위치(1)를 시동위치에서 위치시킬 경우에 전자제어 유니트(6)가 온도 검출센서(2)(2A)의 검출신호를 입력하여 냉각수의 온도를 판별하며, 판별한 냉각수의 온도와 미리 설정된 가열 기준 온도 및 정지 기준온도와 비교하고, 비교 결과 냉각수의 온도가 가열 기준온도보다 낮을 경우에 히터(5)를 발열시키면서 인젝터(4)를 가열하여 인젝터(4)에서 분사되는 연료가 가열하게 하고, 정지 기준온도보다 높을 경우에 히터(5)의 발열을 정지시킨다.

36. 发明公开

KR1020160108656A 반도체 장치 审中-实审
标题翻译： SEMICONDUCTOR APPARATUS
公开(公告)号：KR1020160108656A
公开(公告)日：2016-09-20
申请号：KR1020150030456
申请日：2015-03-04
申请人： 에스케이하이닉스 주식회사
发明人： 김우현
IPC分类号： G11C16/26 , G11C16/30 , G11C16/04 , G11C16/34
CPC分类号： G11C16/28 , G11C16/0483 , G11C16/349 , G11C16/26 , G11C16/04 , G11C16/30 , G11C16/3422 , G11C16/3427 , G11C16/3431
摘要： 반도체장치는메모리셀들, 메모리셀들의리드동작을실시하도록구성되는동작회로, 및리드동작에의해구분되는메모리셀들의개수들을카운팅하고비교하도록구성된체크회로를포함하며, 동작회로는비교결과에따라리드동작에서메모리셀들에인가될리드전압의레벨을변경하도록구성된다.
摘要翻译：半导体器件包括存储器单元，被配置为执行存储单元的读取操作的操作电路，以及配置为对由读取操作划分的存储器单元的数量进行计数和比较的校验电路。操作电路被配置为根据比较结果改变在读取操作中施加到存储单元的读取电压的电平。

37. 发明授权

KR100532958B1 금속 배선 형성방법 失效
标题翻译：金属线形成方法
公开(公告)号：KR100532958B1
公开(公告)日：2005-12-01
申请号：KR1020030047739
申请日：2003-07-14
申请人： 에스케이하이닉스 주식회사
发明人： 김우현 , 김훈
IPC分类号： H01L21/28
摘要： 본 발명은 금속 배선용 금속막 및 반사방지막을 증착 시, 이 후의 식각 공정에서 반사도를 낮추고 식각 공정을 수월하게 진행할 수 있는 금속배선 형성 방법에 관해 개시한다. 개시된 본 발명은 Al타겟이 장착된 증착챔버 내로 기판을 인입시키는 단계와, 증착 챔버 내로 플라즈마 소스가스를 투입시킨 다음, 스퍼터링 방식을 이용하여 상기 기판 위에 Al막을 증착하는 단계와, 증착챔버 내로 반응성 소스가스를 투입시킨 다음, 스퍼터링 방식을 이용하여 Al막 위에 AlxNy막을 증착하는 단계를 포함한다.

38. 发明授权

KR100470185B1 반도체소자의층간절연막형성방법 失效
公开(公告)号：KR100470185B1
公开(公告)日：2005-05-17
申请号：KR1019970079278
申请日：1997-12-30
申请人： 에스케이하이닉스 주식회사
发明人： 김우현 , 진성곤
IPC分类号： H01L21/31
摘要： 본 발명은 반도체 소자의 층간 절연막 형성 방법에 관한 것으로, 반도체 소자의 제조 공정에서 층간 절연막은 평탄화막으로 보론 포스포러스 실리카 글라스(boron phosphorous silica glass; BPSG)를 사용하며, 보론 포스포러스 실리카 글라스에 함유된 이온들이 하부층으로 확산되는 것을 방지하기 위해 보론 포스포러스 실리카 글라스막 형성 전후에 장벽 절연막(barrier insulation film)을 형성하는데, 이와 같이 다층 구조를 갖는 층간 절연막을 인-시튜(in-situ) 방식으로 형성하므로, 소자 제조 공정을 단순화 시켜 생산성을 향상시킬 수 있는 반도체 소자의 층간 절연막 형성 방법에 관한 것이다.

39. 发明公开

KR1020040078359A 반도체소자의 콘택 형성방법 无效
标题翻译：形成第一和第二导电层的半导体器件与PVD方法的接触的方法和用CVD方法形成第三导电层
公开(公告)号：KR1020040078359A
公开(公告)日：2004-09-10
申请号：KR1020030013267
申请日：2003-03-04
申请人： 에스케이하이닉스 주식회사
发明人： 김백만 , 김우현
IPC分类号： H01L21/28
摘要： PURPOSE: A method for forming a contact of a semiconductor device is provided to simplify a fabrication process and reduce the manufacturing cost by depositing a tungsten layer as a barrier layer once. CONSTITUTION: A gate line is formed on a semiconductor substrate(200). A junction region is formed on both sides of the gate line. An interlayer dielectric(400) is formed on the semiconductor substrate. A contact hole for exposing an upper surface of the junction region is formed by removing selectively the interlayer dielectric. The first conductive layer(600) and the second conductive layer(800) are sequentially formed on the resultant structure. The third conductive layer(900) is formed on an upper surface of the second conductive layer by using a CVD method.
摘要翻译：目的：提供一种用于形成半导体器件的接触的方法，以通过沉积钨层作为阻挡层一次来简化制造工艺并降低制造成本。构成：在半导体衬底（200）上形成栅极线。在栅极线的两侧形成结区。在半导体衬底上形成层间电介质（400）。用于暴露接合区域的上表面的接触孔通过选择性地去除层间电介质而形成。第一导电层（600）和第二导电层（800）依次形成在所得结构上。第三导电层（900）通过使用CVD法形成在第二导电层的上表面上。

40. 发明公开

KR1020030056912A 캐패시터 형성 방법 无效
标题翻译：形成电容器的方法
公开(公告)号：KR1020030056912A
公开(公告)日：2003-07-04
申请号：KR1020010087253
申请日：2001-12-28
申请人： 에스케이하이닉스 주식회사
发明人： 김영중 , 김우현 , 황경호
IPC分类号： H01L21/8242
摘要： PURPOSE: A method for forming a capacitor is provided to be capable of preventing bridge between capacitors and degradation of a PSG(Phosphoric Silicate Glass) layer. CONSTITUTION: The first PSG layer(202) having a relatively heavily doped concentration and the second PSG layer(210) having a relatively lightly doped concentration are sequentially formed on a semiconductor substrate(200). After performing plasma treatment of the surface of the second PSG layer(210), an insulating pattern(212) is formed by selectively etching the second and first PSG layer(210,202). A conductive layer is formed on the resultant structure. A storage electrode(205) is formed to expose the insulating pattern(212) by selectively etching the conductive layer. Then, the insulating pattern(212) is removed.
摘要翻译：目的：提供一种用于形成电容器的方法，以能够防止电容器之间的桥接和PSG（磷酸硅酸盐玻璃）层的劣化。构成：具有相对高掺杂浓度的第一PSG层（202）和具有相对轻掺杂浓度的第二PSG层（210）依次形成在半导体衬底（200）上。在对第二PSG层（210）的表面进行等离子体处理之后，通过选择性蚀刻第二和第一PSG层（210,202）形成绝缘图案（212）。在所得结构上形成导电层。通过选择性地蚀刻导电层，形成存储电极（205）以露出绝缘图案（212）。然后，去除绝缘图案（212）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式