专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 发明授权

KR100693409B1 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법 有权
标题翻译：基于氧化物电阻切换的非易失性存储器件？方法
公开(公告)号：KR100693409B1
公开(公告)日：2007-03-12
申请号：KR1020050003886
申请日：2005-01-14
申请人： 광주과학기술원
发明人： 황현상 , 이동수
IPC分类号： H01L27/115 , H01L27/105
CPC分类号： G11C13/0007 , H01L27/2436 , H01L45/10 , H01L45/1233 , H01L45/146 , H01L45/1625
摘要： 본 발명은 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그 제조방법에 관한 것이다. 보다 상세하게는 저항변화를 이용한 ReRAM 소자를 구현하기 위하여, 산소가 많이 부족하여 조성비(stoichiometry)가 맞지 않고 이로 인해 전도성이 높은 제 1층(bottom oxide)과 조성비가 맞고 저항이 큰 제 2층(top oxide)으로 구성된 다층의 조성비가 서로 다른 산화막을 형성하는 것을 특징으로 하는 비휘발성 반도체 기억소자 및 제조방법에 관한 것이다.
본 발명은 ReRAM용 소자를 제작하기 위하여 실리콘 웨이퍼(Silicon wafer) 또는 전도성 전극위에 여러 가지 금속산화물과 증착방법을 이용하여 약 50∼100nm 두께의 금속산화물의 박막을 증착시킨다. 증착시 고온에서 산소의 양을 최소화함으로써, 금속산화물 보다 산소의 조성이 현저히 낮은 금속산화물을 형성시켜
전도성이 높은 산화막을 형성하게 된다. 이 산화막을 산소분위기에서 저온으로 저온산화시켜 표면에 약 10∼30nm 두께의 저항이 높은 산화막층을 형성하여 구성됨을 특징으로 한다.
본 발명의 ReRAM 소자는 비휘발성 메모리로 필수적인 10년 동안의 데이터 유지(data retention) 특성을 가지고 있을 뿐만 아니라, 소자의 전기적 특성은 저항변화로 인해 현저한 MOSFET의 드레인 전류의 변화를 나타냄으로써 양질의 메모리 소자로 제공될 수 있다.

32. 发明公开

KR1020040069832A 실리콘 나노결정의 양자점 형성방법 失效
标题翻译：形成硅纳米晶量的方法
公开(公告)号：KR1020040069832A
公开(公告)日：2004-08-06
申请号：KR1020030006380
申请日：2003-01-30
申请人： 광주과학기술원
发明人： 황현상
IPC分类号： H01L29/775 , B82Y40/00 , B82Y10/00
摘要： PURPOSE: A method for forming a quantum dot of a silicon nano-crystal is provided to form the sufficient amount of the quantum dot of high density on an insulating layer of a silicon substrate by forming more density than minimum dot density of 1x10¬12/cm¬2. CONSTITUTION: An insulating layer(3) is formed on the surface of a substrate(1). A lattice constant of the insulating layer is different from the lattice constant of the substrate. A quantum dot(5) of silicon nano-crystal is formed on a potential lattice dot(4), which is generated by a lattice constant difference between the insulating layer and the substrate. The insulating layer is formed with one selected from SrTiO3, BaTiO3, BaO, SrO, CaO, SrZrO3, BaZrO3. A Ba0.75Sr0.25O layer as a buffer layer(2) is formed between the substrate and the insulating layer.
摘要翻译：目的：提供一种用于形成硅纳米晶体的量子点的方法，以通过形成比最小点密度为1×10 12 / 12cm更大的密度，在硅衬底的绝缘层上形成足够量的高密度量子点， cm¬2。构成：在基板（1）的表面上形成绝缘层（3）。绝缘层的晶格常数不同于衬底的晶格常数。在由绝缘层和衬底之间的晶格常数差产生的电位晶格点（4）上形成硅纳米晶体的量子点（5）。绝缘层由选自SrTiO 3，BaTiO 3，BaO，SrO，CaO，SrZrO 3，BaZrO 3中的一种形成。在衬底和绝缘层之间形成作为缓冲层（2）的Ba0.75Sr0.25O层。

33. 发明公开

KR1020020035986A 반도체 장치의 게이트 절연막 제조방법 失效
标题翻译：用于制造半导体器件的栅绝缘层的方法
公开(公告)号：KR1020020035986A
公开(公告)日：2002-05-16
申请号：KR1020000065830
申请日：2000-11-07
申请人： 광주과학기술원
发明人： 황현상 , 전상훈
IPC分类号： H01L21/3213
摘要： PURPOSE: A method for fabricating a gate insulation layer of a semiconductor device is provided to prevent an effective thickness and a leakage current from remarkably increasing, by performing a nitrogen treatment process and a re-oxidation process after a metal oxide layer is formed. CONSTITUTION: A metal oxide material is formed on a silicon substrate. A nitrogen treatment process is performed to make the metal oxide material contain a nitrogen component. A re-oxidation process is performed to oxidize the nitrogen-containing metal oxide material. The metal oxide material is ZrO2.
摘要翻译：目的：提供一种制造半导体器件的栅绝缘层的方法，通过在形成金属氧化物层之后进行氮处理工艺和再氧化工艺，防止有效厚度和漏电流显着增加。构成：在硅衬底上形成金属氧化物材料。进行氮处理工序，使金属氧化物材料含有氮成分。进行再氧化处理以氧化含氮金属氧化物材料。金属氧化物材料是ZrO 2。

34. 发明公开

KR1020020035982A 반도체 소자의 게이트 형성방법 无效
标题翻译：用于制造半导体器件栅的方法
公开(公告)号：KR1020020035982A
公开(公告)日：2002-05-16
申请号：KR1020000065825
申请日：2000-11-07
申请人： 광주과학기술원
发明人： 황현상 , 신제식
IPC分类号： H01L21/336
摘要： PURPOSE: A method for fabricating a gate of a semiconductor device is provided to improve a leakage current characteristic and to prevent mobility from decreasing, by forming the gate including a high dielectric metal oxide layer. CONSTITUTION: A SiO2 insulation layer is formed on a silicon substrate(100). A heat treatment process is performed regarding the SiO2 insulation layer in an atmosphere of NH3 to form a nitrogen-added silicon oxide layer(115). A metal layer is deposited on the nitrogen-added silicon oxide layer. A heat treatment process is performed regarding the metal layer.
摘要翻译：目的：提供一种用于制造半导体器件的栅极的方法，以通过形成包括高介电金属氧化物层的栅极来改善泄漏电流特性并防止迁移率降低。构成：在硅衬底（100）上形成SiO 2绝缘层。对NH 3气氛中的SiO 2绝缘层进行热处理，形成氮氧化物层（115）。在添加氮的氧化硅层上沉积金属层。对金属层进行热处理。

35. 发明授权

KR100329282B1 고유전율 게이트 절연막의 제조방법 失效
标题翻译：具有高介电常数的盖绝缘层的制造方法
公开(公告)号：KR100329282B1
公开(公告)日：2002-03-18
申请号：KR1019990046887
申请日：1999-10-27
申请人： 광주과학기술원
发明人： 황현상
IPC分类号： H01L21/268
摘要： 본발명은고유전율게이트절연막형성공정에관한것으로, a) 실리콘웨이퍼상에계면불활성화층을형성시키는단계; b) 고유전율절연막을증착시키는단계; 및 c) 레이저를조사하는단계를포함하며, 이때, 상기불활성화층또는절연막의일부를블러킹한후 레이저를조사함으로써블러킹되지않은부분의두께를증가시키는것을특징으로하는, 부분적으로상이한두께를지닌고유전율게이트절연막의제조방법에따르면, 메모리와 LOGIC이동시에형성되어있는혼재칩을효율적으로제조할수 있다.

36. 发明授权

KR101338360B1 선택 소자, 이를 포함하는 비휘발성 메모리 셀 및 이의 제조방법 有权
标题翻译：包括其的选择装置和非易失性存储单元及其制造方法
公开(公告)号：KR101338360B1
公开(公告)日：2013-12-06
申请号：KR1020120035121
申请日：2012-04-04
申请人： 광주과학기술원
发明人： 황현상 , 이우태
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L45/145 , H01L27/2418 , H01L45/00 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/147
摘要： 선택 소자, 이를 포함하는 비휘발성 메모리 셀 및 이의 제조방법이 제공된다. 선택 소자는 제1 전극과 제2 전극 사이에 터널링 산화물층 및 금속 클러스터 산화물층을 포함하는 다층의 산화물 적층 구조를 채용하여 비교적 낮은 전압에서도 메모리 셀을 프로그래밍시키기에 충분한 온 전류 밀도와 높은 선택비를 가질 수 있다. 또한, 선택 소자를 포함하는 비휘발성 메모리 셀은 터널링 산화물층과 금속 클러스터 산화물층을 가지는 선택 소자 및 상기 선택 소자에 전기적으로 연결되고, 저항 변화층을 가지는 저항 변화 메모리 소자를 포함하여, 어레이 구조의 구현시, 비선택된 인접 셀의 누설 전류를 억제할 수 있다. 또한, 선택 소자의 제조방법은 금속층을 증착한 후, 열처리하여 금속 클러스터 산화물층의 산소 결함 밀도를 제어할 수 있으며, 터널링 산화물층 내에 금속 클러스터 산화물층에 함유된 금속 클러스터가 도핑되어 형성되는 계면 산화물층이 위치하여 온 전류 밀도가 증가될 수 있다.

37. 发明公开

KR1020130125612A 하이브리드형 저항성 메모리 소자, 그 작동 방법 및 그 제조 방법 审中-实审
标题翻译：混合电阻记忆体装置，其操作方法及其制造方法
公开(公告)号：KR1020130125612A
公开(公告)日：2013-11-19
申请号：KR1020120049269
申请日：2012-05-09
申请人： 삼성전자주식회사 , 광주과학기술원
发明人： 김영배 , 황현상 , 김창정
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： G11C11/21 , G11C11/5685 , G11C13/0007 , G11C13/0069 , G11C2213/15 , G11C2213/31 , G11C2213/32 , H01L45/04 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/147 , H01L45/16 , H01L45/145
摘要： A hybrid resistive memory device, an operating method and a manufacturing thereof are disclosed. The hybrid resistive memory device includes at least two resistive memory part. At least one among the resistive memory parts has a long-term plasticity property. Therefore, the hybrid resistive memory device obtains a short-term plasticity property and the long-term plasticity property.
摘要翻译：公开了一种混合电阻式存储器件，其操作方法和制造方法。混合电阻性存储器件包括至少两个电阻存储器部分。电阻式存储器部件中的至少一个具有长期可塑性。因此，混合电阻式存储器件获得短期可塑性和长期可塑性。

38. 发明授权

KR101136886B1 비휘발성 저항 변화 메모리 소자의 제조방법 有权
标题翻译： 비휘발성저항변화메모리소자의제조방법
公开(公告)号：KR101136886B1
公开(公告)日：2012-04-20
申请号：KR1020100001681
申请日：2010-01-08
申请人： 광주과학기술원
发明人： 황현상
IPC分类号： H01L27/115 , H01L21/8247
摘要： PURPOSE: A nonvolatile resistance random access memory device is provided to indicate the asymmetry of an I-V curve by including a reactive metal film including a metal of which standard free energy change below -100 kJ and an oxide film. CONSTITUTION: In a nonvolatile resistance random access memory device, an oxide film(13) is interposed between a first electrode(11) and a second electrode. A reactive metal film(15) is interposed between the oxide film and a second electrode and includes a metal of which standard free energy change below -100 kJ and has a thickness of 2-15nm.
摘要翻译：目的：提供一种非易失性电阻随机存取存储器件，通过包括一个反应金属膜来表明I-V曲线的不对称性，该金属膜包括标准自由能变化低于-100kJ的金属和氧化膜。构成：在非易失性电阻随机存取存储器件中，氧化膜（13）插入在第一电极（11）和第二电极之间。反应性金属膜（15）介于氧化膜和第二电极之间，并且包括标准自由能在-100kJ以下变化并且厚度为2-15nm的金属。

39. 发明公开

KR1020120020557A 저온 고압 열처리를 이용한 저항변화메모리의 제조방법 및 이를 이용하여 제조된 저항변화메모리 有权
标题翻译：使用低温高压退火和电阻式切换存储器制造电阻式开关存储器的方法
公开(公告)号：KR1020120020557A
公开(公告)日：2012-03-08
申请号：KR1020100084229
申请日：2010-08-30
申请人： 광주과학기술원
发明人： 이우태 , 황현상
IPC分类号： H01L21/8247 , H01L27/115
CPC分类号： H01L45/04 , G11C13/0004 , H01L45/146 , H01L45/147
摘要： PURPOSE: A method for manufacturing a resistance random access memory using low temperature and high pressure heating and a resistance random access memory manufactured using the same are provided to improve durability by increasing an adhesive force with a bottom electrode by depositing the optimal thickness of silicon dioxide and titanium on a silicon substrate. CONSTITUTION: A substrate is prepared(S10). A bottom electrode is formed by depositing a metal on the substrate(S20). An oxide layer is formed on a top portion of the bottom electrode(S30). The oxide layer is heat-treated and the oxide layer is crystallized(S40). A reactive metal is deposited on the top portion of the oxide layer(S50). An upper electrode is formed on the top portion of a reactive metal layer by depositing the non-reactive meta(S60).
摘要翻译：目的：提供一种使用低温高压加热制造电阻随机存取存储器的方法和使用其制造的电阻随机存取存储器，以通过沉积最佳厚度的二氧化硅来增加与底部电极的粘合力来提高耐久性和硅在硅衬底上。构成：准备基板（S10）。通过在基板上沉积金属形成底部电极（S20）。在底部电极的顶部形成氧化物层（S30）。氧化层被热处理并且氧化物层结晶（S40）。在氧化物层的顶部上沉积反应性金属（S50）。通过沉积非反应性元件（S60），在无功金属层的顶部上形成上电极。

40. 发明授权

KR101084759B1 그래핀 제조방법 有权
标题翻译：形成石墨的方法
公开(公告)号：KR101084759B1
公开(公告)日：2011-11-22
申请号：KR1020090099611
申请日：2009-10-20
申请人： 광주과학기술원
发明人： 이병훈 , 황현상 , 조천흠
IPC分类号： C01B31/02 , H01L21/205 , C23C16/26
摘要： 그래핀 제조방법이 개시된다. 레이저 열처리 공정을 이용하여 수 십나노초 이내의 단시간내에 금속 박막 위에 대면적 그래핀을 제조할 수 있다. 카본이 함유된 금속 박막 또는 금속 박막 상에 형성된 카본 박막을 레이저로 수십 나노초간 조사하여 가열한다. 레이저 조사가 끝난 후, 냉각과정에서 석출되는 카본 원자들은 금속 박막위에서 재정렬되어 그래핀 박막을 형성한다. 레이저를 이용하여 극히 단시간 이내에 그래핀 제조공정이 이루어지기 때문에 기판에 주는 열적 부담이 거의 없어 소자가 형성된 기판이나 저온 공정이 필요한 글래스 기판 등에 직접 적용이 가능하다.
그래핀(graphene), 대면적 기판, 저온 공정, 레이저 열처리, 석출

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式