专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明公开

KR1020050072231A 전계 효과 트랜지스터를 갖는 반도체 소자 및 그 제조 방법 有权
标题翻译：具有场效应晶体管的半导体器件及其制造方法
公开(公告)号：KR1020050072231A
公开(公告)日：2005-07-11
申请号：KR1020040000605
申请日：2004-01-06
申请人： 삼성전자주식회사
发明人： 윤은정 , 조혜진 , 김동원 , 김성민
IPC分类号： H01L29/78
CPC分类号： H01L29/785 , H01L21/823437 , H01L29/42384 , H01L29/42392 , H01L29/66545 , H01L29/66795 , H01L21/02038 , H01L21/265 , H01L21/566 , H01L2029/7858
摘要： 본 발명은 전계 효과 트랜지스터를 갖는 반도체 소자 및 그 제조 방법을 제공한다. 이 소자는 기판으로 부터 돌출된 채널 패턴 양측벽에 불순물 도핑이 인시츄(in-situ)로 진행되는 에피택시얼 성장 공정으로 형성된 인시츄 도핑된 에피 패턴들이 각각 형성된다. 인시츄 도핑된 에피 패턴은 그것의 전체에 걸쳐 매우 균일한 불순물 농도를 갖는다. 따라서, 돌출된 채널 패턴의 양측벽들을 포함하는 채널 영역의 채널폭 전역에 걸쳐 균일한 불순물 농도의 소오스/드레인 영역이 접속된다. 이로써, 전계 효과 트랜지스터의 구동전류량을 최대화할 수 있으며, 온오프 특성이 매우 안정화될 수 있다.

22. 发明公开

KR1020050030865A 반도체장치의 제조방법 无效
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020050030865A
公开(公告)日：2005-03-31
申请号：KR1020040076740
申请日：2004-09-24
申请人： 가부시끼가이샤 르네사스 테크놀로지
发明人： 구라토미분시 , 니시타타카후미 , 시미즈후쿠미
IPC分类号： H01L21/56
CPC分类号： H01L21/566 , H01L23/3121 , H01L24/73 , H01L24/97 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/48228 , H01L2224/73265 , H01L2224/97 , H01L2924/01005 , H01L2924/01006 , H01L2924/01015 , H01L2924/01018 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/12041 , H01L2924/15311 , H01L2924/181 , H01L2224/85 , H01L2924/00014 , H01L2224/83 , H01L2924/00 , H01L2924/00012
摘要： A method for fabricating a semiconductor device is provided to reduce the pressure applied to a substrate by maintaining the substrate that is inserted into a space between upper and lower molding dies. A substrate is prepared. A semiconductor chip is mounted on the substrate. The substrate having the mounted semiconductor chip is disposed in the molding surface of a molding die(8) for resin molding. The substrate is interposed between the first and second molding dies(8A,8B). Encapsulation resin is filled in a cavity(8B1) of the molding die. The first molding die has an elastic structure capable of operating in a direction crossing the molding surface. Interposing the substrate between the first and second molding dies, the first molding die is pushed down by a protrusion part installed in the molding surface of the first or second molding die after the molding surface of the second molding die comes in contact with the substrate.
摘要翻译：提供一种制造半导体器件的方法，用于通过将插入到上模和下模之间的空间的基板保持在基底上来施加压力。制备底物。半导体芯片安装在基板上。具有安装的半导体芯片的基板设置在用于树脂成型的成型模具（8）的成型面上。衬底介于第一和第二成型模具（8A，8B）之间。封装树脂填充在成型模具的空腔（8B1）中。第一成形模具具有能够在与成型面交叉的方向上工作的弹性结构。在第一和第二成型模具之间插入基板，在第二模塑模具的模制表面与基板接触之后，第一模具被安装在第一或第二模具的模制表面中的突出部分向下推动。

23. 发明公开

KR1020040030300A 회로 장치의 제조 방법 失效
标题翻译：使用具有锚定效应的导电布线制造低轮廓线路器件的方法
公开(公告)号：KR1020040030300A
公开(公告)日：2004-04-09
申请号：KR1020030064688
申请日：2003-09-18
申请人： 산요덴키가부시키가이샤 , 간또 산요 세미컨덕터즈 가부시끼가이샤
发明人： 이가라시유스께 , 미즈하라히데끼 , 사까모또노리아끼
IPC分类号： H01L23/48
CPC分类号： H05K3/205 , H01L21/566 , H01L23/3128 , H01L23/538 , H01L24/97 , H01L2224/45144 , H01L2224/48091 , H01L2224/49171 , H01L2224/73265 , H01L2924/07802 , H01L2924/15311 , H05K1/185 , H05K1/187 , H05K3/062 , H05K3/108 , H05K3/284 , H05K2201/098 , Y10T29/49146 , Y10T29/49156 , Y10T29/49169 , Y10T29/49171 , H01L2924/00014 , H01L2924/00
摘要： PURPOSE: A method for manufacturing a low-profile circuit device using a conductive wiring layer having an anchoring effect is provided to enhance the anchoring effect between the conductive wiring layer and a sealing resin layer by forming an inverted inclined surface of a photoresist layer on the conductive wiring layer. CONSTITUTION: A substrate having a laminated structure of the first conductive layer(11) and the second conductive layer(12) is prepared. A photoresist layer(PR) is formed on the second conductive layer. A conductive wiring layer(14) is selectively formed at an opening of the photoresist layer. An inverted inclined surface(14R) is formed around the conductive wiring layer. The second conductive layer is removed by using the conductive wiring layer as a mask. A semiconductor element is fixed on the first conductive layer. An electrode of the semiconductor element is electrically connected to the conductive wiring layer. The semiconductor element is covered with a sealing resin layer. An anchoring effect is produced at the inverted inclined surface of the conductive wiring layer by the sealing resin layer. The first conductive layer is removed to expose the second conductive layer positioned on a rear surface of the sealing resin layer and the conductive wiring layer.
摘要翻译：目的：提供一种使用具有锚定效果的导电布线层制造低轮廓电路装置的方法，以通过在光纤层上形成倒置的倾斜表面来增强导电布线层与密封树脂层之间的锚固效果导电布线层。构成：制备具有第一导电层（11）和第二导电层（12）的层叠结构的基板。在第二导电层上形成光致抗蚀剂层（PR）。在光致抗蚀剂层的开口处选择性地形成导电布线层（14）。在导电布线层周围形成倒置的倾斜面（14R）。通过使用导电布线层作为掩模去除第二导电层。半导体元件固定在第一导电层上。半导体元件的电极与导电布线层电连接。半导体元件被密封树脂层覆盖。通过密封树脂层在导电布线层的倒置倾斜面产生锚定效果。去除第一导电层以暴露位于密封树脂层和导电布线层的后表面上的第二导电层。

24. 发明授权

KR100335675B1 반도체 장치용 수지 실링 방법 및 장치 有权
标题翻译：树脂密封方法和半导体器件的设备
公开(公告)号：KR100335675B1
公开(公告)日：2002-05-08
申请号：KR1019990001895
申请日：1999-01-22
申请人： 아피쿠 야마다 가부시키가이샤
发明人： 미야가와츄토무 , 아오키쿠니히로 , 코다마마사히로 , 미야지마푸미오
IPC分类号： H01L23/28 , H01L23/12
CPC分类号： H01L21/566 , B29C45/14655 , B29C2043/5875 , B29C2045/14663 , B29C2791/008 , H01L21/563 , H01L21/67126 , H01L2224/05571 , H01L2224/05573 , H01L2224/16227 , H01L2224/73203 , H01L2224/75315 , H01L2224/83102 , H01L2224/92125 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01033 , H01L2924/01078 , H01L2924/01079 , H01L2924/181 , H01L2924/351 , H01L2924/00 , H01L2224/05599
摘要： 피성형품(40)의언더필부분을충전함으로써반도체칩(12)과기판(10) 사이의연결부를실링하기위한수지실링방법으로서, 반도체칩은기판상에장착되어있으며, 이들사이에박혀있는땜납범프에트랜스퍼몰드방법에의해실링용수지(14)가충전되는방법은피성형품(40)이트랜스퍼몰드기의금형으로체결될때, 언더필부분으로통하는게이트의단부를제외한언더필부분의주변부는릴리스필름(20)으로밀폐되며, 언더필부분의주변부가밀폐된상태에서, 금형내에제공된포트(42)에공급된실링용수지(14)는가압하에서언더필부분에공급되며, 이로인해언더필부분이충전된다.

25. 发明公开

KR1020010069221A 반도체 장치의 제조 방법 및 이 방법에 사용하는 분할 금형 有权
标题翻译：制造半导体器件的方法和方法中使用的分割模具
公开(公告)号：KR1020010069221A
公开(公告)日：2001-07-23
申请号：KR1020000038877
申请日：2000-07-07
申请人： 후지쯔 가부시끼가이샤
发明人： 신마야수히로
IPC分类号： H01L23/28
CPC分类号： H01L21/67126 , H01L21/566 , H01L2924/0002 , H01L2924/00
摘要： PURPOSE: To provide a method of manufacturing a semiconductor device which can seal a semiconductor element with resin, while supplying equal molding pressure, and a mold used in this method. CONSTITUTION: This method for manufacturing a semiconductor device by dividing a substrate into the units of semiconductor devices after sealing the substrate, where a plurality of semiconductor elements are made, with resin using a split mold consisting of the mold and the second mold, includes a substrate arrangement process for arranging the substrate in the first mold, a resin supply process for supplying resin for sealing onto the substrate, and a resin layer forming process for pressing that resin, so that it flows outwardly in the order, when bringing the pressurization face of the first mold and the pressurization face of the second mold close to each other and adding molding pressure to that resin, and sealing that substrate with that resin.
摘要翻译：目的：提供一种制造半导体器件的方法，该半导体器件可以在提供相同的成型压力的同时用树脂密封半导体元件，以及该方法中使用的模具。构成：通过使用由模具和第二模具构成的分模将树脂密封在其上形成多个半导体元件的基板之后，将基板分割成半导体器件的单元，制造半导体器件的方法包括：用于将基板布置在第一模具中的基板布置工艺，用于将树脂供给到基板上的树脂供给工序以及用于将该树脂挤压的树脂层形成工序，使其在使加压面的第一模具和第二模具的加压面彼此靠近并且向该树脂添加成型压力，并且用该树脂密封该基板。

26. 发明公开

KR1020000011536A 반도체 장치 제조 방법 및 수지 몰딩 장치 有权
标题翻译：半导体器件和树脂模制器件的制造方法
公开(公告)号：KR1020000011536A
公开(公告)日：2000-02-25
申请号：KR1019990027204
申请日：1999-07-07
申请人： 아피쿠 야마다 가부시키가이샤
发明人： 미야지마후미오
IPC分类号： H01L21/56
CPC分类号： H01L24/97 , H01L21/566 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2224/97 , H01L2924/15311 , H01L2924/00014 , H01L2224/85 , H01L2924/00012 , H01L2924/00
摘要： PURPOSE: A manufacturing method of a semiconductor device is provided to effectively manufacture a semiconductor device and to prevent the defect of the semiconductor device. CONSTITUTION: The manufacturing method of a semiconductor device, performed in a molding device having an upper die(20) and a lower die(21) comprises the steps of: forming plural cavities corresponding to the resin-molded components of a semiconductor device on one of the both dies(20, 21); coating the one divided face of the dies(20, 21) contacted to a substrate(12) of the semiconductor device and the inner face of the cavity with a release film(40) which can easily come off them from the die and the molding resin(34a); clamping the substrate(12) on the die; filling the resin(34a) to the cavity; and forming the semiconductor device by cutting the molded substrate(12).
摘要翻译：目的：提供半导体器件的制造方法，以有效地制造半导体器件并防止半导体器件的缺陷。构成：在具有上模具（20）和下模具（21）的模制装置中执行的半导体装置的制造方法包括以下步骤：在一个半导体装置上形成与半导体装置的树脂模制部件相对应的多个空腔的两个模具（20,21）; 涂覆与半导体器件的基板（12）接触的模具（20,21）的一个分开的表面和空腔的内表面，其具有可以容易地从模具中脱模的脱模膜（40）和模制件树脂（34A）; 将基板（12）夹紧在模具上; 将树脂（34a）填充到空腔中; 以及通过切割模制的基底（12）来形成半导体器件。

27. 发明公开

KR1020180085085A 캐리어박 부착 극박동박 有权
公开(公告)号：KR1020180085085A
公开(公告)日：2018-07-26
申请号：KR1020170007039
申请日：2017-01-16
申请人： 일진머티리얼즈 주식회사
发明人： 범원진 , 이선형 , 최은실 , 송기덕 , 김형철
IPC分类号： H01L23/00 , C25D3/00 , C23C14/34 , C23C14/16 , H01L21/288 , H01L21/285 , H01L21/56
CPC分类号： C23C14/16 , C23C14/34 , C25D3/00 , H01L21/285 , H01L21/288 , H01L21/56 , H01L23/00 , H01L24/28 , H01L21/2855 , H01L21/566 , H01L24/19 , H01L24/20 , H01L24/27
摘要： 본발명의일 실시예에따른캐리어박부착극박동박은, 캐리어박, 박리층, 제1 극박동박, Al층및 제2 극박동박으로이루어지는캐리어박부착극박동박에있어서, 상기박리층은, 박리성을갖는제1 금속(A1), 상기제1 금속(A1)의도금을용이하게하는제2 금속(B1) 및제3 금속(C1)을포함할수 있다.

28. 发明公开

KR1020170115481A 필름, 그 제조 방법 및 그 필름을 사용한 반도체 소자의 제조 방법 审中-实审
标题翻译：薄膜及其制造方法，以及使用该薄膜的半导体器件的制造方法
公开(公告)号：KR1020170115481A
公开(公告)日：2017-10-17
申请号：KR1020177015822
申请日：2016-02-02
申请人： 아사히 가라스 가부시키가이샤
发明人： 고테라세이고 , 가사이와타루 , 스즈키마사미
IPC分类号： C09J7/02 , H01L21/56 , C09J133/00 , B29C33/68 , C09J175/04
CPC分类号： H01L21/565 , B29C33/68 , B32B27/00 , B32B27/30 , C08F290/067 , C08G18/4854 , C08G18/6229 , C08G18/6262 , C08G18/757 , C08G18/792 , C08G18/8029 , C08G2170/40 , C08K5/0075 , C08K9/10 , C08K2201/017 , C08L65/00 , C09J7/22 , C09J7/24 , C09J7/38 , C09J133/00 , C09J133/066 , C09J175/04 , C09J2201/622 , C09J2203/326 , C09J2205/102 , C09J2205/11 , C09J2427/006 , C09J2433/00 , C09J2475/00 , H01L21/566 , H01L21/568 , H01L23/293 , H01L23/3107 , H01L23/4334 , H01L23/49537 , H01L23/49551 , H01L23/49575 , H01L27/14 , H01L2224/16227 , H01L2224/16245 , H01L2224/26145 , H01L2224/26175 , H01L2224/27013 , H01L2224/29101 , H01L2224/2929 , H01L2224/29339 , H01L2224/29499 , H01L2224/40247 , H01L2224/48091 , H01L2224/48227 , H01L2224/48247 , H01L2224/83139 , H01L2224/97 , H01L2924/15311 , H01L2924/18161 , H01L2924/00014 , H01L2224/81 , C08K5/43 , C09J7/20 , C09J7/243
摘要： 수지봉지부에대한이형성, 반도체칩, 소스전극또는실링유리에대한저이행성및 재박리성이우수하고, 반도체칩, 소스전극또는시일유리의표면의일부가노출된반도체소자를제조하기위한이형필름으로서적합한필름의제공. 기재 (3) 와점착층 (5) 을구비하고, 기재 (3) 의 180 ℃에 있어서의저장탄성률이 10 ∼ 100 MPa 이고, 점착층 (5) 이, 특정의아크릴계중합체와다관능이소시아네이트화합물을포함하고, 상기아크릴계중합체에서유래하는하이드록시기의몰수 M, 카르복시기의몰수 M, 상기다관능이소시아네이트화합물에서유래하는이소시아네이트기의몰수 M가특정관계를만족시키는점착층용조성물의반응경화물인, 반도체소자를제조하기위한이형필름으로서적합한필름 (1).
摘要翻译：号作为被形成，该半导体芯片，源电极或用于jeoyi行星并且可释放yiwoosu密封玻璃，和用于生产半导体元件部的离型膜被暴露的半导体芯片，一个源电极或用于jibong部的密封玻璃的表面上提供合适的胶片。包括基片3和粘接剂层5和基板3，并在180℃10〜100 MPa时，粘接剂层5，一个特定的丙烯酸类聚合物和的多官能异氰酸酯化合物的储存弹性模量包括，从丙烯酸类聚合物中号衍生的羟基基团的摩尔数，羧基M的摩尔数，多为水的粘合剂层组合物的反应固化，满足由多官能异氰酸酯化合物衍生的异氰酸酯组特定关系的摩尔数M的半导体器件（1）。

29. 发明公开

KR1020170086466A 이형 필름, 그 제조 방법 및 반도체 패키지의 제조 방법 审中-实审
标题翻译：离型膜，其制造方法以及半导体封装的制造方法
公开(公告)号：KR1020170086466A
公开(公告)日：2017-07-26
申请号：KR1020177008803
申请日：2015-11-13
申请人： 아사히 가라스 가부시키가이샤
发明人： 가사이와타루 , 스즈키마사미
IPC分类号： H01L21/56 , B29C33/68 , B32B27/30
CPC分类号： H01L21/565 , B29C33/68 , B29C70/70 , B29K2995/0005 , B29L2031/3406 , B32B27/00 , B32B27/30 , H01L21/566 , H01L24/16 , H01L24/48 , H01L2224/16225 , H01L2224/48091 , H01L2224/48106 , H01L2224/48155 , H01L2224/73204 , H01L2224/97 , H01L2924/00014 , H01L2924/181 , H01L21/56 , H01L2924/00012 , H01L2224/45099
摘要： 이형성이우수하고또한봉지공정에서의금형의오염을저감시킬수 있는이형필름, 그제조방법, 및상기이형필름을사용한반도체패키지의제조방법의제공. 이형필름 (1) 은, 반도체소자를금형내에배치하고, 경화성수지로봉지하여수지봉지부를형성하는반도체패키지의제조에있어서, 금형의경화성수지가접하는면에배치되는이형필름으로서, 수지봉지부의형성시에경화성수지와접하는수지측이형층 (2) 과, 가스배리어층 (3) 을구비하고, 가스배리어층 (3) 이, 비닐알코올단위를갖는중합체및 염화비닐리덴단위를갖는중합체로이루어지는군에서선택되는적어도 1 종의중합체 (I) 를함유하고, 가스배리어층 (3) 의두께가 0.1 ∼ 5 ㎛이다.
摘要翻译：本发明提供一种能够剥离且能够减少密封工序中的模具的污染的脱模膜及其制造方法以及使用该脱模膜的半导体封装的制造方法。脱模膜（1）是，在制作半导体封装的半导体器件放入模具中并密封，以形成一个树脂封装的固化性树脂，如设置在表面上的固化性树脂中所接触的模具脱模膜，从而形成树脂密封部（2）和气体阻隔层（3），其中气体阻隔层（3）包含具有乙烯醇单元的聚合物和具有亚乙烯基氯单元的聚合物（I），阻气层3的厚度为0.1〜5μm。

30. 发明授权

KR101698289B1 이형 필름, 및 반도체 패키지의 제조 방법 有权
标题翻译：模具释放膜和半导体封装制造方法
公开(公告)号：KR101698289B1
公开(公告)日：2017-01-19
申请号：KR1020157023353
申请日：2014-11-07
申请人： 아사히 가라스 가부시키가이샤
发明人： 가사이와타루 , 스즈키마사미
IPC分类号： H01L23/31 , H01L21/56
CPC分类号： H01L21/566 , B29C33/68 , B29C43/18 , B29C47/0021 , B29L2031/3406 , B32B3/28 , B32B7/06 , B32B27/322 , B32B2307/748 , B32B2439/00 , H01L21/565 , H01L24/97 , H01L2224/48091 , H01L2224/73265 , H01L2924/181 , H01L2924/00014 , H01L2924/00012
摘要： 두께가얇아도, 금형의캐비티면에밀착시킬때에주름및 핀홀이잘 발생하지않는이형필름, 싱귤레이션공정에서결락이나균열이잘 발생하지않고, 또한잉크층과의밀착성이우수한수지봉지부를형성할수 있는이형필름, 및그 이형필름을사용한반도체패키지의제조방법의제공. 반도체소자를금형내에배치하고, 경화성수지로봉지하여수지봉지부를형성하는반도체패키지의제조방법에있어서금형의캐비티면에배치되는, 이형필름으로서, 상기수지봉지부의형성시에상기경화성수지와접하는제 1 면과, 상기캐비티면과접하는제 2 면을갖고, 상기제 1 면및 상기제 2 면의적어도일방의면에요철이형성되어있고, 상기요철이형성되어있는면의산술평균거칠기 (Ra) 가 1.3 ∼ 2.5 ㎛, 피크카운트 (RPc) 가 80 ∼ 200 인것을특징으로하는이형필름.
摘要翻译：一种在半导体封装的制造方法中设置在模具的空腔表面上的脱模膜，其中半导体元件设置在模具中并用可固化树脂包封以形成树脂封装部分，其特征在于，其具有在形成树脂封装部时与可固化树脂接触的第一表面和与空腔表面接触的第二表面，第一表面和第二表面中的至少一个具有形成在其上的凹凸，形成有凹凸的表面的算术平均粗糙度（Ra）为1.3〜2.5μm，峰值计数（RPc）为80〜200; 以及通过使用脱模膜制造半导体封装的方法。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式