专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明授权

KR100697651B1 배열 불량 교정 방법 有权
标题翻译：对齐错误校正方法
公开(公告)号：KR100697651B1
公开(公告)日：2007-03-20
申请号：KR1020050115326
申请日：2005-11-30
申请人： 삼성전자주식회사
发明人： 임정택 , 이동춘 , 윤영지 , 박성홍
IPC分类号： H01L21/66
CPC分类号： G03F7/70633
摘要： An alignment error correcting method is provided to reduce the time necessary for inspecting alignment errors and to correct easily the alignment errors in a following process. A conductive pattern structure composed of a first and a second conductive pattern is formed on a first semiconductor substrate. A first conductive contact structure(100a) is formed on the first semiconductor substrate. The first conductive contact structure has a second position against the first semiconductor substrate. The existence of electrical short between the first conductive contact structure and the conductive pattern structure is determined. A second conductive contact structure with the same shape as that of the first conductive contact structure is formed on a second semiconductor substrate. The second conductive contact structure has a third position against the second semiconductor substrate when the electrical short does not exist. The second conductive contact structure has a fourth position against the second semiconductor substrate when the electrical short exists.
摘要翻译：提供了一种对准误差校正方法，以减少检查对准误差所需的时间，并在以后的处理中容易地校正校准误差。在第一半导体衬底上形成由第一和第二导电图案组成的导电图案结构。第一导电接触结构（100a）形成在第一半导体衬底上。第一导电接触结构具有抵抗第一半导体衬底的第二位置。确定第一导电接触结构和导电图案结构之间的电短路的存在。在第二半导体衬底上形成具有与第一导电接触结构相同形状的第二导电接触结构。当电短路不存在时，第二导电接触结构具有抵靠第二半导体衬底的第三位置。当存在电气短路时，第二导电接触结构具有抵靠第二半导体衬底的第四位置。

12. 发明公开

KR1020070000743A 모듈 기판 외부 단자의 오염을 방지하는 메모리 모듈 조립방법 无效
标题翻译：具有防止模块基板外部端子污染的存储模块组装方法
公开(公告)号：KR1020070000743A
公开(公告)日：2007-01-03
申请号：KR1020050056319
申请日：2005-06-28
申请人： 삼성전자주식회사
发明人： 방효재 , 김병만 , 이동춘 , 한성찬 , 유광수 , 신동우
IPC分类号： H01L23/50 , H01L23/52 , H01L21/304
CPC分类号： H01L2224/10
摘要： A memory module assembling method for preventing contamination on an external terminal of a module substrate is provided to improve reliability of electrical connection between a memory module and an external system by preventing contamination on the external terminal of the module substrate effectively. An external terminal cleaning process is performed to remove first contaminants from an external terminal of a module substrate. An attachment process is performed to attach a protective tape on the external terminal of the module substrate. A mounting process is performed to mount electronic components on one surface of the module substrate by using a reflow soldering method. A removal process is performed to remove the protective tape from the external terminal.
摘要翻译：提供了一种用于防止模块基板的外部端子上的污染的存储模块组装方法，以通过有效地防止模块基板的外部端子上的污染来提高存储器模块和外部系统之间的电连接的可靠性。执行外部终端清洁处理以从模块基板的外部端子去除第一污染物。执行附接处理以将保护带附接到模块基板的外部端子上。通过使用回流焊接方法进行安装工艺以将电子部件安装在模块基板的一个表面上。执行去除处理以从外部端子去除保护带。

13. 发明授权

KR100621437B1 수리가 쉬운 반도체 패키지의 기판 실장 구조, 적층 패키지및 반도체 모듈 有权
标题翻译：易折叠半导体封装，堆叠封装和半导体模块的安装结构
公开(公告)号：KR100621437B1
公开(公告)日：2006-09-08
申请号：KR1020050061252
申请日：2005-07-07
申请人： 삼성전자주식회사
发明人： 방효재 , 김병만 , 이동춘
IPC分类号： H01L21/60
CPC分类号： H01L2924/3511
摘要： 본 발명은 반도체 패키지를 실장 기판에 실장한 후 또는 단위 패키지를 적층하여 적층 패키지를 제조한 후 쉽게 분리하여 수리 공정을 진행할 수 있는 수리가 쉬운 반도체 패키지의 기판 실장 구조, 적층 패키지 및 반도체 패키지에 관한 것이다. 반도체 패키지를 실장 기판에 실장 할 때, 단위 패키지를 적층하여 적층 패키지로 구현할 때 그리고 반도체 패키지를 모듈용 기판에 실장하여 반도체 모듈로 구현할 때, 상호간에 전기적으로 연결하기 위해서 솔더 접합 방법을 사용하기 때문에, 열적 스트레스에 따른 문제와 수리 공정이 쉽지 않은 문제가 발생된다. 본 발명은 상호간의 전기적 연결 수단으로 기계적인 접촉에 의해 전기적 연결이 가능한 연결 부재를 개재하고, 그 연결된 상태를 고정 부재로 구속함으로써, 연결 부재를 통한 상호간의 전기적 연결이 가능하기 때문에 종래의 솔더 접합 공정에 수반되는 열적 스트레스에 따른 문제를 해소할 수 있다. 그리고 수리 공정시 고정 부재의 구속된 상태를 해제함으로써, 열적 스트레스를 작용하지 않으면서 실장 기판에서 반도체 패키지를 쉽게 분리할 수 있고, 적층 패키지에서 단위 패키지를 쉽게 분리할 수 있고, 모듈용 기판에서 반도체 패키지를 쉽게 분리할 수 있다.
수리, 열적 스트레스, 도전성 고무판, 압력 전도성 고무, 접촉

14. 发明公开

KR1020060020808A 반도체 모듈 및 그 제조방법 无效
标题翻译：半导体模块及其制造方法
公开(公告)号：KR1020060020808A
公开(公告)日：2006-03-07
申请号：KR1020040069491
申请日：2004-09-01
申请人： 삼성전자주식회사
发明人： 이동춘 , 김병만 , 한성찬 , 유광수 , 신동우 , 이영수
IPC分类号： H01L23/50
CPC分类号： H01L23/32 , H01L23/49811
摘要： 본 발명은 반도체 모듈에 관한 것으로서, 반도체 소자와, 그 반도체 소자를 탑재하는 기판과, 그 기판상에 마련되어 외부 소켓(socket)의 소켓 핀(socket pin)과 접촉하는 탭(tab) 단자를 구비한 반도체 모듈에 있어서, 그 탭 단자는 그 기판 방향으로 함몰된 함몰부(陷沒部) 또는 그 탭 단자 및 그 기판을 관통하는 관통홀을 포함하는 구성을 특징으로 한다. 또한 본 발명은 반도체 모듈의 제조방법에 관한 것으로서, 양면에 각각 제1 및 제2탭 단자가 마련된 기판과 그 제1 및 제2탭 단자를 관통하는 관통홀이 형성되는 단계를 포함하는 것을 특징으로 한다.
그러므로 본 발명에 따른 반도체 모듈이 외부 소켓(socket)에 장착되는 경우에, 소켓 핀(socket pin)의 V자 절곡부가 전술한 함몰부 또는 관통홀내에 끼워짐에 따라 탭 단자와 소켓 핀과의 접촉영역이 확대되어 탭 단자와 소켓 핀 사이의 통전(通電) 특성이 개선되므로, 반도체 모듈을 사용하는 시스템의 동작 신뢰성이 향상된다.
반도체, 메모리, 모듈, 소켓, 소켓핀, 접촉, 탭단자

15. 发明授权

KR100493039B1 방열판 부착장치 및 그의 부착방법 失效
标题翻译：粘附散热板的装置及其粘接方法
公开(公告)号：KR100493039B1
公开(公告)日：2005-06-07
申请号：KR1020020087247
申请日：2002-12-30
申请人： 삼성전자주식회사
发明人： 한성찬 , 신동우 , 구일형 , 이동춘
IPC分类号： H01L23/36
摘要： 방열판 부착장치 및 그의 부착방법에 대해 개시되어 있다. 그 장치 및 방법은 복수개의 반도체 칩 상에 방열판이 배치된 구조를 갖는 반도체 모듈의 방열판에 압력을 인가하는 압력인가부 및 압력인가부의 측면에 설치되어 반도체 모듈에 방열판의 단부를 고정하기 위하여 리벳팅(riveting)하는 펀치부를 포함한다. 압력인가부에서 방열판에 압력을 가한 상태에서 방열판을 반도체 모듈에 고정하기 위한 리벳팅을 함으로써 방열판을 완전하게 밀착시키고 반도체 칩에서 발생하는 열을 효과적으로 방출할 수 있다.

16. 发明公开

KR1020040060450A 반도체 패키지 실장방법 无效
标题翻译：安装半导体封装的方法
公开(公告)号：KR1020040060450A
公开(公告)日：2004-07-06
申请号：KR1020020087248
申请日：2002-12-30
申请人： 삼성전자주식회사
发明人： 이왕재 , 김병만 , 이동춘 , 황선규
IPC分类号： H01L23/544
摘要： PURPOSE: A method for mounting a semiconductor package is provided to simplify a mounting process and utilize effectively the bar code information by forming a reflow unit and a labeling unit with one body. CONSTITUTION: A method for mounting a semiconductor package includes a reflow process and a labeling process. The reflow process is performed to load a semiconductor package on a printed circuit board by using a reflow unit. The reflow unit and a labeling unit are formed with one body. The labeling process is performed to adhere a label on one side of the semiconductor package after the reflow process is finished. The labeling process is to print data of a printing film on a labeling film by using a heat transfer printing method.
摘要翻译：目的：提供一种用于安装半导体封装的方法，以简化安装过程，并通过形成具有一个主体的回流单元和贴标单元来有效地利用条形码信息。构成：用于安装半导体封装的方法包括回流工艺和标记工艺。进行回流处理，以通过使用回流单元将半导体封装装载到印刷电路板上。回流单元和贴标单元形成一体。在回流处理完成之后，执行标记处理以在半导体封装的一侧附着标签。标签处理是通过使用热转印打印方法在标签膜上打印印刷膜的数据。

17. 发明公开

KR1020040040037A 농도 측정방법 및 이를 이용한 반도체 소자의 불순물 농도측정방법 失效
标题翻译：浓度测量方法和方法，用于测量使用该半导体器件的半导体器件的浓度浓度
公开(公告)号：KR1020040040037A
公开(公告)日：2004-05-12
申请号：KR1020020068339
申请日：2002-11-06
申请人： 삼성전자주식회사
发明人： 김태경 , 최선용 , 전충삼 , 김광수 , 신경수 , 최정현 , 이동춘
IPC分类号： H01L21/66
CPC分类号： G01N21/3563 , G01N21/8422
摘要： PURPOSE: A concentration measuring method and a method for measuring the impurity concentration of a semiconductor device using the same are provided to be capable of obtaining reliable data in spite of the small quantity of transmitting light. CONSTITUTION: Infrared rays are irradiated onto a semiconductor substrate having a predetermined layer made of the first material and a plurality of impurities, wherein some of the infrared rays are absorbed into the predetermined layer(S210). At this time, the rest of the infrared rays are transmitted through the structure of the semiconductor substrate. The light quantities absorbed into the first material and the plurality of impurities are checked according to optical wave number by comparing the transmitted rays with the irradiated rays(S220,S230). Optical wave numbers corresponding to the light quantities absorbed by the first material and the plurality of impurities are checked, respectively(S240). Each impurity concentration of impurity portions is checked by using the rate between the first optical wave number of the first material and the second optical wave numbers of the impurities(S250).
摘要翻译：目的：提供一种浓度测定方法和使用其的半导体装置的杂质浓度的测定方法，其能够获得尽可能少的透射光的可靠数据。构成：将红外线照射到具有由第一材料制成的预定层的半导体衬底和多个杂质上，其中一些红外线被吸收到预定层中（S210）。此时，其余的红外线透过半导体衬底的结构。通过将透射光与照射光线进行比较，根据光波数来检查吸收到第一材料和多个杂质中的光量（S220，S230）。检查与由第一材料和多个杂质吸收的光量对应的光波数（S240）。通过使用第一材料的第一光波数和杂质的第二光波数之间的比率来检查杂质部分的杂质浓度的各个杂质浓度（S250）。

18. 发明公开

KR1020040033525A 반도체 소자의 불량 검출방법 无效
标题翻译：半导体器件缺陷检测方法
公开(公告)号：KR1020040033525A
公开(公告)日：2004-04-28
申请号：KR1020020062651
申请日：2002-10-15
申请人： 삼성전자주식회사
发明人： 김정수 , 최선용 , 김광수 , 이동춘 , 박동진 , 류성곤 , 김주우
IPC分类号： H01L21/66
摘要： PURPOSE: A defect inspection method of a semiconductor device is provided to be capable of improving the inspection efficiency of failure for a predetermined region except a cell region. CONSTITUTION: The image of the first position is stored as the first image(S100). At this time, the first position is located on the X-axis. The first image is compared with a predetermined image located on the X-axis(S110). Whether the first image is located at the cross point of the X-axis and Y-axis, or not, is decided(S120). When the first image is located at the X-axis alone, the first position is checked from a map(S150). Then, whether the first position is an end point, or not, is decided(S160). When the first image is located at the cross point, an image near the first image to the Y-axis is stored as the second image(S130). The second image is compared with a predetermined image located on the Y-axis(S140).
摘要翻译：目的：提供半导体器件的缺陷检查方法，以能够提高除了单元区域之外的预定区域的故障检查效率。构成：将第一位置的图像作为第一图像存储（S100）。此时，第一个位置位于X轴上。将第一图像与位于X轴上的预定图像进行比较（S110）。决定第一图像是否位于X轴和Y轴的交叉点上（S120）。当第一图像单独位于X轴时，从地图检查第一位置（S150）。然后，判定第一位置是否为终点（S160）。当第一图像位于交叉点时，存储第一图像到Y轴附近的图像作为第二图像（S130）。将第二图像与位于Y轴上的预定图像进行比较（S140）。

19. 发明授权

KR100425447B1 명도 보정 및 선택적 결함 검출 방법 및 이를 기록한 기록매체 有权
标题翻译：空值
公开(公告)号：KR100425447B1
公开(公告)日：2004-03-30
申请号：KR1020010025578
申请日：2001-05-10
申请人： 삼성전자주식회사
发明人： 전충삼 , 전상문 , 김형진 , 이동춘 , 최상봉 , 류성곤
IPC分类号： H01L21/66
CPC分类号： G06T5/008 , G06T7/90 , G06T2207/20021 , G06T2207/30148
摘要： 웨이퍼 표면의 명도를 보정하는 방법 및 서로 다른 패턴에 대한 선택적 결함 검출 방법, 그리고 이러한 방법들을 기록한 기록 매체에 관해 개시한다. 웨이퍼를 분할하는 각 픽셀들의 평균과 표준 편차를 이용함으로써, 명도차가 있는 이미지들의 명도를 보정할 수 있다. 또한, 금속 배선 패턴과 스페이스를 구별하여, 각 패턴에 대해 서로 다른 임계값을 적용함으로써, 선택적으로 결함을 검출할 수 있다. 즉, 그레인은 검출하지 않고, 반도체 소자에 치명적인 영향을 주는 브리지만 검출할 수 있다. 따라서, 결함 검출의 선별력이 향상되므로, 결함 검출 공정을 더 효율적으로 관리할 수 있다.
摘要翻译：提供了一种用于校正晶片表面上的颜色变化的方法，用于从不同图案中选择性地检测缺陷的方法，以及用于其的计算机可读记录介质。可以使用形成晶片的每个不同部分的像素的灰度级的平均值和标准偏差校正晶片的不同部分的图像的颜色变化。此外，不同的阈值被施加到晶片的金属互连图案和空间，从而可以从不同的图案中选择性地检测缺陷。因此，可以检测到称为半导体器件的致命或杀伤缺陷的桥，而不会将晶粒错误地检测为致命缺陷。由于方法的缺陷筛选能力增加，可以进一步有效地管理缺陷检测方法。

20. 发明公开

KR1020090017197A 반도체 모듈 및 이의 조립 방법 无效
标题翻译：半导体模块及其组装方法
公开(公告)号：KR1020090017197A
公开(公告)日：2009-02-18
申请号：KR1020070081767
申请日：2007-08-14
申请人： 삼성전자주식회사
发明人： 최재훈 , 방효재 , 이동춘 , 김용현 , 한성찬
IPC分类号： H05K1/18
CPC分类号： H05K3/303 , H05K1/181 , H05K3/34
摘要： A semiconductor module and method of assembling the same is provided to protect passive device from external impact by arranging passive device between the module PCB and protection substrate. A semiconductor module(100) includes a module PCB and a semiconductor device(200) on the module PCB and passive device(300), which is located on surface the module PCB in which passive devices are placed. The protection substrate(400) covers the passive devices to protect it from the outside.
摘要翻译：提供了一种半导体模块及其组装方法，通过在模块PCB和保护基板之间布置无源器件来保护被动元件免受外部冲击。半导体模块（100）包括模块PCB和模块PCB上的半导体器件（200）和被动器件（300），其位于放置无源器件的模块PCB的表面上。保护衬底（400）覆盖无源器件以保护其不受外界影响。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式