专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102078316B1 2차원 도핑 기술을 이용한 수광소자 및 그 제조방법 有权
公开(公告)号：KR102078316B1
公开(公告)日：2020-02-19
申请号：KR1020180025164
申请日：2018-03-02
申请人： 주식회사 시지트로닉스
发明人： 조덕호 , 심규환 , 최상식
IPC分类号： H01L31/107 , H01L31/18 , H01L31/036

2. 发明公开

KR20180035049A 금속반도체접합 다이오드의 제조방법 有权
标题翻译：制造金属半导体连接二极管的方法
公开(公告)号：KR20180035049A
公开(公告)日：2018-04-05
申请号：KR20160125042
申请日：2016-09-28
申请人： 전북대학교산학협력단 , 주식회사 시지트로닉스
发明人： 양전욱 , 김정진 , 심규환
IPC分类号： H01L29/872 , H01L21/02 , H01L21/3065 , H01L29/66 , H05H1/46
CPC分类号： H01L29/872 , H01L21/02164 , H01L21/3065 , H01L29/66143 , H01L2924/1033 , H01L2924/10344 , H05H1/46
摘要： 본발명에따른금속반도체접합다이오드의제조방법은 AlGaN/GaN 기판의다이오드에서양극의금속과 AlGaN/GaN 이종접합면의접촉을증가시켜다이오드의전류밀도를높이고턴온전압을줄이게한다. 본발명에의하면금속과접촉되는반도체이종접합면이크게증가하게됨으로써금속으로부터활성층에주입되는전류의양이크게증가하여결과적으로다이오드의전류밀도가증가하고온저항이감소하여다이오드의순방향특성이현저히개선된다.
摘要翻译：根据本发明制造金属半导体结型二极管的方法也降低了导通电压以增加二极管的电流密度，以增加所述衬底与所述的AlGaN / GaN异质结面的二极管的AlGaN / GaN金属阳极的接触。按照本发明，该显著增加，由此在半导体异质结表面的显著增加与金属正电流接触注入到有源层从金属到因此增加二极管的电流密度和二极管的导通电阻降低显著的正向特性这提高。

3. 发明授权

KR101790063B1 하이브리드형 모듈, 집적 소자 및 그 제조 방법 有权
标题翻译：混合型模块，集成装置及其制造方法
公开(公告)号：KR101790063B1
公开(公告)日：2017-10-25
申请号：KR1020160064623
申请日：2016-05-26
申请人： 주식회사 시지트로닉스
发明人： 조덕호 , 심규환
IPC分类号： H01L25/16 , H01L27/02 , H01L23/00 , H01L23/60 , H01L23/522 , H01L25/065
CPC分类号： H01L2224/48091 , H01L2224/48137 , H01L2224/48247 , H01L2924/00014
摘要： 본발명은메인소자와직렬로연결되어메인소자의바이어스를제어하는제어소자및 직렬로연결된메인소자와제어소자의양단과병렬로연결되어각 소자의전기적충격을방호하는보호소자를포함하는직접소자및 그제조방법을제공하고, 집적소자와메인소자가연결된하이브리드형모듈을제공한다.
摘要翻译：本发明被连接到与主元件并联结束并且被串联连接主元件被连接到所述控制元件和串联地直接控制主元件的偏压和控制元件和元件，包括住房的元件的电冲击的保护提供其制造方法，并提供其中连接集成装置和主装置的混合型模块。

4. 发明公开

KR1020150096914A 저정전용량 TVS 제조방법 및 그 방법으로 제조된 TVS 소자 有权
标题翻译：使用该方法制造低电容TVS和器件的方法
公开(公告)号：KR1020150096914A
公开(公告)日：2015-08-26
申请号：KR1020140017791
申请日：2014-02-17
申请人： 주식회사 시지트로닉스
发明人： 조덕호 , 심규환
IPC分类号： H01L29/86 , H01L27/06
CPC分类号： H01L29/86 , H01L27/0255 , H01L27/06
摘要： 본 발명은 제조공정이 매우 간단하고 반대 도핑 영향이 없는 소자들로서 다이나믹 저항이 감소되어 TLP 테스트시 전류구동 능력을 향상시킬 수 있고 ESD 내성이 높은 저정전용량 TVS 제조방법에 관한 것으로서, P
+ N
- N
+ P
- P
+ 구조의 제1 저정전용량 TVS 칩을 제조하는 단계, P
+ N
- N
+ 구조의 제2 저정전용량 TVS 칩을 제조하는 단계, 상기 제2 저정전용량 TVS 칩의 하부 금속패드를 제1 리드프레임에 다이본딩하고 상기 제1 저정전용량 TVS 칩의 하부 금속패드를 제2 리드프레임에 다이본딩하는 단계 및 상기 제2 저정전용량 TVS 칩의 상부 금속패드와 상기 제2 리드프레임을 와이어 본딩하고 상기 제1 저정전용량 TVS 칩의 상부 금속패드와 상기 제1 리드프레임을 와이어 본딩하는 단계를 구비하는 것을 특징으로 하는 단방향 보호기능을 갖는 저정전용량 TVS 제조방법에 관한 기술이다.
摘要翻译：本发明涉及一种具有简单制造工艺的低电容瞬态电压抑制器（TVS）的制造方法，提高了传输线脉冲（TLP）测试中的电流驱动性能，因为在没有反相掺杂的器件中动态电阻降低，并具有高耐ESD性。本发明涉及一种具有单向保护功能的低电容TVS的制造方法的技术，包括：制造P ^ + N ^ -N ^ + P ^ - 的第一低电容TVS芯片的步骤， P ^ +结构; 制造P ^ + N ^ -N ^ +结构的第二低电容TVS芯片的步骤; 在第一引线框上将第二低电容TVS芯片的下金属焊盘芯片焊接在第二引线框架上的步骤，以及第一低电容器TVS芯片的下金属焊盘; 以及使用所述第一引线框架将所述第二低电容TVS芯片的上金属焊盘与所述第二引线框架和所述第一低电容TVS芯片的上金属焊盘引线接合的步骤。

5. 发明授权

KR101448158B1 저전압-고전류용 고성능 고속회복다이오드(ＨＰ－ＦＲＤ) 및 그 제조방법 有权
标题翻译：用于低电压和高电流的高性能FRD的结构和制造方法
公开(公告)号：KR101448158B1
公开(公告)日：2014-10-07
申请号：KR1020130098081
申请日：2013-08-19
申请人： 주식회사 시지트로닉스
发明人： 심규환 , 조덕호
IPC分类号： H01L29/86 , H01L29/868 , H01L29/872
摘要： The HP-FRD of the present invention relates to a structure using a MOS gate and a manufacturing method. Peculiarly, the HP-FRD can increase power efficiency in a low power operation condition by using a structure where a vertical channel and a horizontal channel are formed by an MOS gate using a mesa and a sidewall. The HP-FRD effectively prevents a reverse leakage current by extending a space charge region by depletion when a reverse bias is applied. That is, the degree of integration for driving a MOS gate is increased and stable properties for manufacture by self-alignment can be maintained. The purpose of the present invention is to provide a HP-FRD which is mainly used in a switching mode in a range of 0-2k V, 0-60 A for low voltage-AC current.
摘要翻译：本发明的HP-FRD涉及使用MOS栅极的结构和制造方法。特别地，HP-FRD可以通过使用通过使用台面和侧壁的MOS栅极形成垂直沟道和水平沟道的结构来在低功率操作条件下提高功率效率。 HP-FRD通过在施加反向偏压时通过耗尽扩展空间电荷区域来有效地防止反向泄漏电流。也就是说，用于驱动MOS栅极的集成度增加，并且可以保持用于通过自对准的制造的稳定的性质。本发明的目的是提供一种HP-FRD，其主要用于低压交流电流的0-2kV，0-60A的开关模式。

6. 发明公开

KR1020140047404A 애벌런치 성능이 강화된 고전압 고속회복다이오드(ＨＶ－ＦＲＤ) 및 그 제조 방법 有权
标题翻译：具有强大的AVALANCHE能力的高压FRD的结构和制造方法
公开(公告)号：KR1020140047404A
公开(公告)日：2014-04-22
申请号：KR1020120113656
申请日：2012-10-12
申请人： 주식회사 시지트로닉스
发明人： 조덕호 , 심규환
IPC分类号： H01L29/861
CPC分类号： H01L29/872
摘要： The present invention relates to a structure of a high voltage-fast recovery diode (HV-FRD) with improved avalanche resistance and a manufacturing method thereof. The HV-FRD adopts an embedded plug and a buried blocking layer. Also, unique operation and a unique structure such as bidirectional operation and an alternating plug design are provided. The embedded plug has a large diameter and forms a gentle junction to increase breakdown voltage and at the same time reduce leakage current. The buried blocking layer (BBL), together with the embedded plug (EP), restricts movement of a carrier injected into an active area to increase the level of EAS indicating the avalanche performance. Therefore, the structure of a new element given in the present invention adopts the EP and the BBL to control and restrict conduction such as injection of a carrier, thereby being applicable in manufacturing semiconductor elements such as an HV-FRD having large EAS (avalanche energy), an PIN diode, a Zener diode, and a TVS diode.
摘要翻译：本发明涉及具有改进的雪崩阻力的高电压快速恢复二极管（HV-FRD）的结构及其制造方法。 HV-FRD采用嵌入式插头和埋地阻挡层。此外，提供独特的操作和独特的结构，例如双向操作和交替插头设计。嵌入式插头具有较大的直径并形成一个缓和的结，以增加击穿电压，同时减少漏电流。掩埋阻挡层（BBL）与嵌入式插头（EP）一起限制了注入有源区域的载体的移动，以增加指示雪崩性能的EAS的水平。因此，本发明中给出的新元件的结构采用EP和BBL来控制和限制诸如载体注入的传导，从而可用于制造具有大的EAS（雪崩能量）的HV-FRD的半导体元件），PIN二极管，齐纳二极管和TVS二极管。

7. 发明授权

KR101628754B1 양방향 대칭 항복전압을 갖는 듀얼 모드 방호소자의 제조 방법 有权
标题翻译：具有对称双向断开电压的双模式保护装置的制造方法
公开(公告)号：KR101628754B1
公开(公告)日：2016-06-10
申请号：KR1020150024429
申请日：2015-02-17
申请人： 주식회사 시지트로닉스
发明人： 조덕호 , 심규환
IPC分类号： H01L27/07 , H01L21/027 , H01L21/265 , H01L21/324 , H01L21/3205
CPC分类号： H01L27/075 , H01L21/0274 , H01L21/265 , H01L21/3205 , H01L21/324
摘要： 본발명은양방향대칭항복전압을갖는듀얼모드방호소자의제조방법에관한것으로, 제1 도전형반도체기판및 에피층에한 쌍의다이오드로제조된방호소자이며, 제1 도전형에피층내에형성된한 쌍의제2 도전형불순물도핑층및 상기한 쌍의제2 도전형불순물도핑층하부에형성된제1 도전형의고농도이온주입매몰층을포함하여, ABD 모드및 PT 모드항복을동시에갖는것을특징으로한다.
摘要翻译：本发明涉及具有对称双向击穿电压的双模式保护装置的制造方法。保护装置由第一导电半导体衬底和外延层中的一对二极管构成。保护装置包括：在第一导电外延层内制备的一对第二导电杂质掺杂层; 以及形成在所述一对第二导电杂质掺杂层的下部的第一导电性高浓度离子注入掩埋层。保护装置同时具有ABD模式击穿和PT模式故障。

8. 发明授权

KR101510247B1 제너 다이오드의 제조 방법 有权
标题翻译：制造齐纳二极管的方法
公开(公告)号：KR101510247B1
公开(公告)日：2015-04-08
申请号：KR1020140017792
申请日：2014-02-17
申请人： 주식회사 시지트로닉스
发明人： 조덕호 , 심규환
IPC分类号： H01L29/866
CPC分类号： H01L29/66106 , H01L29/866
摘要： 본발명은제너전압이정밀하게조절되고 ESD 내성이높은소자로서공정단순화를실현하여생산성을높이고제조비용을절감할수 있는제너다이오드의제조방법에관한것으로서, 제1 도전형반도체기판의상부에소정두께의제1 도전형반도체박막을증착하는단계, 상기제1 도전형반도체박막의상부에산화막을형성하는단계, 제1 마스크를사용하여상기산화막의일부영역을식각하고접촉창을형성하는단계, 상기접촉창이형성된산화막을마스크로사용한자기정렬(self align) 방법에의해제2 도전형불순물을이온주입하여상기제1 도전형반도체박막의상부에제2 도전형확산층을형성하는단계및 상기산화막의상부에감광막패턴을형성하고상기감광막패턴을마스크로사용하여상기제2 도전형확산층의상부에복수의금속층을순차적으로증착한후 상기감광막패턴을제거하는단계를포함하고, 상기제1 도전형반도체박막의두께또는비저항을제어하여제너전압을조절하는것을특징으로하는제너다이오드의제조방법에관한기술이다.
摘要翻译：本发明涉及一种制造齐纳二极管的方法，其能够通过简化作为具有高ESD电阻和精确控制齐纳电压的器件的制造工艺来降低制造成本并提高生产率。本发明涉及用于制造齐纳二极管的方法的技术，其包括以下步骤：在第一导电半导体衬底的上侧上沉积预定厚度的第一导电半导体薄膜; 在第一导电半导体薄膜的上侧形成氧化膜; 通过使用第一掩模形成接触窗口并蚀刻所述氧化物膜的一部分; 通过使用所述氧化膜以所述接触窗作为掩模，通过自对准方法注入第二导电杂质，在所述第一导电半导体薄膜的上侧形成第二导电扩散层; 并且在氧化膜的上侧形成光致抗蚀剂图案之后去除光致抗蚀剂图案，并且使用光致抗蚀剂图案作为掩模，在第二导电扩散层的上侧依次沉积多个金属层。通过控制第一导电半导体薄膜的电阻率或厚度来控制齐纳电压。

9. 发明公开

KR1020140135541A 고온 에피층을 이종 기판에 성장하는 구조 및 그 제조 방법 有权
标题翻译：高温外延层生长在异质基底上的结构与器件制造方法
公开(公告)号：KR1020140135541A
公开(公告)日：2014-11-26
申请号：KR1020130055978
申请日：2013-05-16
申请人： 전북대학교산학협력단 , 주식회사 시지트로닉스
发明人： 길연호 , 정주영 , 김종희 , 최철종 , 조덕호 , 심규환
IPC分类号： H01L21/20
CPC分类号： H01L21/0254 , H01L21/02458
摘要： 본 발명의 이종 기판 제조 방법은, 베이스 기판의 상부에 인터 레이어를 성장하는 단계, 인터 레이어 상에 탑 레이어를 형성하는 단계, 탑 레이어 상에 저온의 버퍼 레이어를 성장하는 단계, 버퍼 레이어 상에 고온의 3족 질화계(Ⅲ-Nitride) 에피 레이어를 형성하는 단계, 및 에피 레이어 성장 시 인터 레이어가 유동성을 가지면서 베이스 기판과 접촉하는 인터 레이어 일부가 베이스 기판과 반응하여 베이스 기판과 상기 인터 레이어 사이에 인터 믹싱 레이어를 형성하는 단계를 포함한다. 이와 같은 본 발명에 따르면, 고온에서 에피 레이어를 성장하기 위해 온도를 올릴 때 인터 레이어가 유동성을 갖게 되고 이 부분이 베이스 기판과 인터 믹싱(inter mixing)되어 최종 성장되는 에피 레이어가 반도체 베이스 기판의 격자 상수에 영향을 받지 않는 대면적에 유리한 고품위의 특성을 갖게 한다.
摘要翻译：本发明的异质衬底制造方法包括在基底的上部生长中间层的步骤，在层间形成顶层的步骤，在顶层上生长低温缓冲层的步骤，在缓冲层上形成高温III-氮化物外延层的步骤，以及在层间和基底衬底之间形成混合层的步骤，作为接触基底衬底的层的一部分与基底反应而中间层具有当外延层生长时的灵活性。根据本发明，当提高高温生长外延层的温度时，中间层具有柔性，然后将该部分与基底衬底混合，使得最终生长的外延层能够具有高等级特性，即有利于不受半导体基底基板的晶格常数影响的大面积。

10. 发明公开

KR1020140134938A ＥＳＤ-ＥＭＩ 공통모드 반도체 필터 소자 및 그 제조방법 有权
标题翻译： ESD-EMI通用模式滤波器和制造方法
公开(公告)号：KR1020140134938A
公开(公告)日：2014-11-25
申请号：KR1020130055007
申请日：2013-05-15
申请人： 전북대학교산학협력단 , 주식회사 시지트로닉스
发明人： 길연호 , 양현덕 , 최상식 , 최철종 , 조덕호 , 심규환
IPC分类号： H03H7/01 , H03H3/007
CPC分类号： H03H7/01 , H01L27/0288 , H03H1/0007 , H03H2001/0064 , H03H2001/0085
摘要： 본 발명에 따른 ESD-EMI 공통모드 반도체 필터 소자는, 필터 회로를 구현하는 반도체 필터 소자에 있어서, 기판과; 상기 기판상에 형성된 복수 개의 TVS 제너 다이오드 소자와; 상기 기판상에 상기 필터 회로의 복수 개의 TVS 제너 다이오드 소자에 대응하도록 마련된 복수 개의 PIN 다이오드와; 상기 복수 개의 TVS 제너 다이오드 소자 및 상기 복수 개의 PIN 다이오드를 금속 배선으로 연결하여 형성된 인덕터 수동 소자를 포함하되, 상기 인터덕 수동소자는 그라운드 소자에 접지된 구조를 갖고, 상기 금속 배선에 연결되는 복수의 입출력 단자 패드를 형성하여 상기 TVS 제너 다이오드 소자, 상기 PIN 다이오드 및 상기 인덕터 수동 소자로 구성된 다단 필터 중 선택적으로 필터에 구동 신호를 인가하는 점에 그 특징이 있다.
본 발명에 따르면, 반도체 필터는 최소의 크기로 집적화하여 제작되며, EMI 필터링 및 ESD에 의한 칩 손상을 방지할 수 있다.
摘要翻译：根据本发明，提供用于实现滤波器电路的ESD-EMI共模半导体滤波器装置包括：基板; 在基板上形成多个TVS齐纳二极管器件; 布置在衬底上以对应于滤波器电路的TVS齐纳二极管器件的多个PIN二极管; 以及通过金属线连接TVS齐纳二极管器件和PIN二极管而形成的电感器无源器件。该电感器无源器件具有用接地器件接地的结构，并且形成连接到金属线路的多个输入/输出端子焊盘，以选择性地将驱动信号提供给包括TVS齐纳二极管器件，PIN二极管和电感无源器件。根据本发明，制造半导体滤波器以最小尺寸集成，并且可以防止由EMI滤波和ESD引起的芯片损坏。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式