专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP3504731B2 Active mixer 失效
公开(公告)号：JP3504731B2
公开(公告)日：2004-03-08
申请号：JP16898994
申请日：1994-06-28
申请人：アジレント・テクノロジーズ・インク
发明人：ナット・エム・ギュエン
IPC分类号： H03D7/14
CPC分类号： H03F3/45197 , H03D7/1425 , H03D7/1433 , H03D7/1441 , H03D7/1458 , H03D2200/0019 , H03F2203/45148 , H03F2203/45151 , H03F2203/45458 , H03F2203/45464 , H03F2203/45496

2. 发明专利

JP6039091B2 医療用増幅器の絶縁有权
标题翻译：医疗放大器的绝缘
公开(公告)号：JP6039091B2
公开(公告)日：2016-12-07
申请号：JP2015536949
申请日：2013-10-11
申请人：カーディオインサイトテクノロジーズインコーポレイテッド
发明人：ビエル,アルカディウシュ , ウドリンガー,ハロルド , ファイン,リチャード,エム.
IPC分类号： A61B5/0476 , A61N1/02 , A61B5/0428
CPC分类号： H03F1/02 , A61B5/04 , A61B5/04004 , A61B5/0408 , A61B5/04082 , A61B5/0476 , H03F3/45076 , A61B2562/182 , H03F2200/372 , H03F2203/45151

3. 发明专利

JP2008289144A Termination compensation for differential signal on glass 有权
标题翻译：玻璃上不同信号的终止补偿
公开(公告)号：JP2008289144A
公开(公告)日：2008-11-27
申请号：JP2008121579
申请日：2008-05-07
申请人： Natl Semiconductor Corp , ナショナルセミコンダクタコーポレイションNational Semiconductor Corporation
发明人： ALEXEYEV ALEXANDER A
IPC分类号： H04L25/02 , H04B3/02
CPC分类号： H03F3/45183 , H01L2924/0002 , H01L2924/19107 , H03F3/45475 , H03F2203/45138 , H03F2203/45151 , H03F2203/45594 , H03F2203/45702 , H01L2924/00
摘要： PROBLEM TO BE SOLVED: To utilize the resistor of an ITO trace on a glass as an indispensable part in the termination resistor of a differential interface. SOLUTION: An apparatus includes a substrate equipped with an interface electrode, and integral differential-signal receiving circuits mutually connected through a plurality of conductors. A compensation is conducted to the difference between the resistors of the surface conductor, in a calibration system for calibrating the behavior of the integral differential-signal receiving circuit mounted on the substrate and connected to the terminal-mounted interface electrode through a surface conductor. COPYRIGHT: (C)2009,JPO&INPIT
摘要翻译：要解决的问题：将玻璃上的ITO迹线的电阻用作差分接口的终端电阻中不可或缺的部分。解决方案：一种设备包括配备有界面电极的基板和通过多个导体相互连接的整体差分信号接收电路。在用于校准安装在基板上并通过表面导体连接到端子安装接口电极的积分差分信号接收电路的行为的校准系统中，对表面导体的电阻器之间的差异进行补偿。版权所有（C）2009，JPO＆INPIT

4. 发明专利

JP2018191068A 増幅回路审中-公开
公开(公告)号：JP2018191068A
公开(公告)日：2018-11-29
申请号：JP2017090051
申请日：2017-04-28
申请人：住友電気工業株式会社
发明人：杉本良之
IPC分类号： H03F3/08 , H03F3/34 , H03F1/02
CPC分类号： H03F3/45085 , H03F1/0233 , H03F1/34 , H03F3/45094 , H03F3/45475 , H03F3/45529 , H03F3/50 , H03F3/68 , H03F2200/126 , H03F2200/153 , H03F2200/165 , H03F2200/21 , H03F2200/234 , H03F2200/267 , H03F2200/303 , H03F2200/93 , H03F2203/45021 , H03F2203/45022 , H03F2203/45026 , H03F2203/45146 , H03F2203/45151 , H03F2203/45154 , H03F2203/45156 , H03F2203/45418 , H03F2203/45548 , H03F2203/45556 , H03F2203/45571 , H03F2203/45578 , H03F2203/45592 , H03F2203/45596 , H03F2203/45671 , H03F2203/5033
摘要：【課題】低消費電力化が可能な増幅回路を実現する。【解決手段】帰還用アンプ30は、一方の入力信号が入力される入力端子INPと、他方の入力信号が入力される入力端子INNと、入力端子INP,INN側にアノードが接続されたダイオード対53と、ダイオード対53のカソードにそれぞれ接続され、ダイオード対53のそれぞれに電流を供給するバイアス電流源54と、ダイオード対53のカソードに接続され、ダイオード対53のカソードに生じた信号の差信号を増幅するCMOS構成のオペアンプ56と、オペアンプ56の入出力間に接続された容量素子57と、オペアンプ56と入力端子INP,INNとの間に設けられ、入力信号を増幅するバイポーラトランジスタ対63a,63bを含む差動アンプ52とを備え、バイアス電流源54は、カレントミラー回路部55を含む。【選択図】図2

5. 发明专利

JP2009055117A Agc circuit 审中-公开
标题翻译： AGC电路
公开(公告)号：JP2009055117A
公开(公告)日：2009-03-12
申请号：JP2007217425
申请日：2007-08-23
申请人： Sanyo Electric Co Ltd , Sanyo Semiconductor Co Ltd , 三洋半導体株式会社 , 三洋電機株式会社
发明人： AMAMIYA KEIJI , INOUE HIDEKAZU
IPC分类号： H03G3/30
CPC分类号： H03F3/45475 , H03F2203/45136 , H03F2203/45151 , H03F2203/45154 , H03F2203/45156 , H03F2203/45166 , H03F2203/45244 , H03F2203/45564 , H03F2203/45622 , H03G3/301
摘要： PROBLEM TO BE SOLVED: To provide an AGC (automatic gain control) circuit which prevents disturbance of an output waveform, when input signal changes rapidly.
SOLUTION: A first terminal of a capacitor 25 is connected to an output end of a variable gain amplifier 22, and a second terminal of the capacitor 25 is connected to a non-inverting input terminal (+) of a differential amplifier 26. A reference voltage Vref2 is applied to an inverting input terminal (-) of the differential amplifier 26. Bias voltage Vbias from a bias circuit 30 is applied to the non-inverting input terminal (+) of the differential amplifier 26, and the reference voltage Vref2 from the bias circuit 30 is applied to the inverting input terminal (-) of the differential amplifier 26. The output signal of the differential amplifier 26 is applied as a direct-current control voltage to the variable gain amplifier 22 through a direct-current amplifier 39.
COPYRIGHT: (C)2009,JPO&INPIT
摘要翻译：要解决的问题：当输入信号快速变化时，提供一种防止输出波形干扰的AGC（自动增益控制）电路。解决方案：电容器25的第一端子连接到可变增益放大器22的输出端，并且电容器25的第二端子连接到差分放大器26的非反相输入端子（+）参考电压Vref2被施加到差分放大器26的反相输入端（ - ）。来自偏置电路30的偏置电压Vbias被施加到差分放大器26的非反相输入端（+），参考电压来自偏置电路30的电压Vref2被施加到差分放大器26的反相输入端（ - ）。差动放大器26的输出信号作为直流控制电压通过直流电压施加到可变增益放大器22。电流放大器39.版权所有（C）2009，JPO＆INPIT

6. 发明专利

JPS6110306A Electronic circuit 失效
标题翻译：电子电路
公开(公告)号：JPS6110306A
公开(公告)日：1986-01-17
申请号：JP13008584
申请日：1984-06-26
申请人： Toshiba Corp
发明人： SHIMIZU SHIYOUICHI , KAMAYA YUKIO
IPC分类号： H03F3/45
CPC分类号： H03F3/45381 , H03F2203/45151 , H03F2203/45212 , H03F2203/45596 , H03F2203/45622 , H03F2203/45702
摘要： PURPOSE:To reduce an output offset voltage by giving a difference voltage in advance to a gate voltage of a differential FET causing an offset. CONSTITUTION:The drain of differential FETs Q1, Q2 is connected to a power supply VDD via load resistors RL1, RL2 and the source is connected to a common constant current source I1. The drains of bias FETs Q3, Q4 are connected in common and the sources are connected respectively to other constant current source I0 and gate of the FETs Q1, Q2. Then the gates of FETs Q3, Q4 are biased to the same potential. Since the FETs Q1, Q2 and FETs Q3, Q4 are manufactured back to back similarly in one mask, even when an offset due to mis- aligned mask is caused between the FETs Q1, Q2, the charactetistic of the FETs Q3, Q4 is different similarly and a bias applied to the gate is fluctuated and the offset of the output voltage is reduced.
摘要翻译：目的：通过将差分电压提前到导致偏移的差分FET的栅极电压来减小输出偏移电压。构成：差分FET Q1，Q2的漏极通过负载电阻RL1，RL2连接到电源VDD，源极连接到公共恒流源I1。偏置FET Q3，Q4的漏极共同连接，源极分别连接到其他恒流源I0和FET Q1，Q2的栅极。然后FET Q3，Q4的栅极被偏置到相同的电位。由于FET Q1，Q2和FET3Q，Q4在一个掩模中类似地制造为背靠背，所以即使在FET Q1，Q2之间引起由于错误对准的掩模产生的偏移，FET Q3，Q4的特征也不同类似地，施加到栅极的偏置波动，并且输出电压的偏移减小。

7. 发明专利

JP2018186457A 増幅回路および光モジュール审中-公开
公开(公告)号：JP2018186457A
公开(公告)日：2018-11-22
申请号：JP2017088533
申请日：2017-04-27
申请人：富士通株式会社
发明人：坂井靖文
IPC分类号： H03F3/45
CPC分类号： H03F3/45215 , H03F1/0216 , H03F1/0261 , H03F1/086 , H03F3/082 , H03F3/45381 , H03F2200/21 , H03F2200/555 , H03F2203/45022 , H03F2203/45151 , H03F2203/45154 , H03F2203/45178 , H03F2203/45674 , H03F2203/45702 , H04B10/516
摘要：【課題】製造ばらつきがあっても出力信号の振幅を大きくできる増幅回路を提供する。【解決手段】増幅回路は、増幅器および増幅器の動作点を制御するバイアス回路を備える。増幅器は、負荷抵抗と、負荷抵抗に電気的に結合する差動トランジスタ対と、差動トランジスタ対に電気的に結合するテールトランジスタを備える。バイアス回路は、差動トランジスタ対を構成するトランジスタの閾値電圧とテールトランジスタの飽和ドレイン電圧との和に基づいて決まる参照電圧を生成する電圧生成回路と、参照抵抗を用いて増幅回路の電源電圧と参照電圧との差分に比例する参照電流を生成する電流生成回路を備える。電流生成回路は、テールトランジスタを介して流れるテール電流が参照電流に比例するように、増幅器に電気的に結合される。【選択図】図2

8. 发明专利

JPWO2016103845A1 信号検出器、電子装置、および、信号検出器の制御方法审中-公开
公开(公告)号：JPWO2016103845A1
公开(公告)日：2017-09-28
申请号：JP2016565975
申请日：2015-10-07
申请人：ソニー株式会社
发明人：貴志増田 , 貴志増田
IPC分类号： H03G3/34 , H03K5/08
CPC分类号： G01R19/0038 , G01R17/02 , G01R19/00 , H03F3/45 , H03F3/45475 , H03F2203/45138 , H03F2203/45151 , H03F2203/45156 , H03F2203/45222 , H03K3/0233 , H03K5/24 , H04B10/07
摘要：信号の有無を正確に検出する。信号検出器は、入力信号増幅回路、基準信号増幅回路、および、比較器を具備する。この信号検出器において、入力信号増幅回路が、入力信号を所定のゲインにより増幅する。基準信号増幅回路が、所定のゲインに実質的に一致するゲインにより一定の信号レベルの基準信号を増幅する。比較器が、増幅された入力信号と増幅された基準信号とのそれぞれの信号レベルを比較して当該比較結果を検出信号として出力する。

9. 发明专利

JP2015533571A 医療用増幅器の絶縁有权
标题翻译：医疗放大器的绝缘
公开(公告)号：JP2015533571A
公开(公告)日：2015-11-26
申请号：JP2015536949
申请日：2013-10-11
申请人：カーディオインサイトテクノロジーズインコーポレイテッド , カーディオインサイトテクノロジーズインコーポレイテッド
发明人：ビエル，アルカディウシュ , ウドリンガー，ハロルド , ファイン，リチャード，エム．
IPC分类号： A61B1/00
CPC分类号： H03F1/02 , A61B5/04 , A61B5/04004 , A61B5/0408 , A61B5/04082 , A61B5/0476 , A61B2562/182 , H03F3/45076 , H03F2200/372 , H03F2203/45151
摘要：本開示は、絶縁バリアを通るノイズのための低インピーダンスの経路を与えることで、医療用増幅器のための絶縁を提供する。この低インピーダンスの経路は、制御回路から絶縁された患者の接地と、アース接地から絶縁された絶縁システムの機能的接地との間に、容量性カップリングを含んでもよい。低インピーダンスの経路は、患者回路の増幅器への入力からノイズ電流を引き出すことができる。
摘要翻译：本发明是通过隔离屏障，以用于医疗放大器提供隔离，以提供噪声的低阻抗路径。的从控制电路绝缘的患者低阻抗接地的接地和功能地绝缘的绝缘系统之间的路径可以包括一个电容耦合。低阻抗路径可以得出噪声电流从输入到所述患者回路的放大器。

10. 发明专利

JP5269472B2 Termination compensation for the differential signal on the glass 有权
公开(公告)号：JP5269472B2
公开(公告)日：2013-08-21
申请号：JP2008121579
申请日：2008-05-07
申请人：ナショナルセミコンダクタコーポレイションNational Semiconductor Corporation
发明人：エイ．アレクセイエフアレクサンダー
IPC分类号： H04L25/02 , H04B3/02
CPC分类号： H03F3/45183 , H01L2924/0002 , H01L2924/19107 , H03F3/45475 , H03F2203/45138 , H03F2203/45151 , H03F2203/45594 , H03F2203/45702 , H01L2924/00
摘要： A system for calibrating operation of integrated differential signal receiver circuitry mounted on a substrate and coupled via surface conductors to edge mounted interface electrodes in which compensation is provided for variances among the resistances of the surface conductors.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式