专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2016511909A ３Ｄメモリにおけるサブブロックの無効化有权
标题翻译：在3D存储器禁用子块
公开(公告)号：JP2016511909A
公开(公告)日：2016-04-21
申请号：JP2015560318
申请日：2014-02-27
申请人：マイクロンテクノロジー, インク. , マイクロンテクノロジー, インク.
发明人：ワンハ，チャン , ワンハ，チャン
IPC分类号： G11C16/06 , G11C16/02 , G11C16/04 , G11C29/00
CPC分类号： G11C8/12 , G11C8/06 , G11C8/08 , G11C11/5621 , G11C16/08 , G11C16/20 , G11C29/00 , G11C29/04 , G11C29/76 , G11C29/765 , G11C29/78 , G11C29/832
摘要：一部の実施形態は、メモリセルのブロックに関連付けられた装置及び方法に関する。メモリセルのブロックは、メモリセルの2つ以上のサブブロックを含んでよい。このようなサブブロックの1つは、選択トランジスタを含むメモリセルの垂直ストリングを含んでよい。装置は、サブブロックディスエーブル回路を備えてよい。サブブロックディスエーブル回路は、連想記憶装置を備えてよい。連想記憶装置は、ブロックアドレス及びサブブロックアドレスを含むアドレスを受信してよい。連想記憶装置は、受信されたアドレスが、タグ付けされたサブブロックに関連付けられたブロックアドレス及びサブブロックアドレスを含む場合、タグ付けされたサブブロックを無効にする信号を出力してよい。サブブロックディスエーブル回路は、信号に基づいて、選択トランジスタの1つまたは複数を駆動する複数のドライバをさらに備えてよい。他の装置及び方法も記載する。【選択図】図1
摘要翻译：一些实施例涉及装置，并与存储单元的块相关联的方法。存储器单元的块可以包括存储器单元的两个或两个以上子块。一个这样的子块可以包括存储器单元的垂直串包括选择晶体管。装置可包括子块禁用电路。子块禁用电路可以包括内容可寻址存储器。内容可寻址存储器可以接收包括一个块地址和所述副块地址的地址。联想存储器装置，所接收的地址是如果它包含标记的块地址和与子块相关联的可能输出的信号以禁用标记的子块的子块地址。子块基于该信号禁止电路，可进一步包括多个驱动器，用于驱动一个或更多个选择晶体管。其他的装置和方法也被描述。点域1

2. 发明专利

JP4890864B2 The nonvolatile semiconductor memory device of the wired OR structures where data transmission is blocked from the defect page buffer 有权
公开(公告)号：JP4890864B2
公开(公告)日：2012-03-07
申请号：JP2006007967
申请日：2006-01-16
申请人：三星電子株式会社Samsung Electronics Co.,Ltd.
发明人：炯坤金
IPC分类号： G11C29/04 , G11C16/02 , G11C16/06
CPC分类号： G11C17/16 , G11C17/18 , G11C29/832 , G11C29/846

3. 发明专利

JP4065694B2 Semiconductor memory device 有权
公开(公告)号：JP4065694B2
公开(公告)日：2008-03-26
申请号：JP2002008663
申请日：2002-01-17
申请人：株式会社ルネサステクノロジ
发明人：茂樹大林 , 岳宏横山 , 佳之石垣
IPC分类号： G11C11/41 , H01L21/8244 , G11C11/412 , G11C29/00 , G11C29/04 , H01L27/02 , H01L27/10 , H01L27/11
CPC分类号： G11C29/83 , G11C11/4125 , G11C29/832 , H01L27/0207 , H01L27/1104

4. 发明专利

JP3691749B2 Semiconductor memory device 有权
公开(公告)号：JP3691749B2
公开(公告)日：2005-09-07
申请号：JP2000336550
申请日：2000-11-02
申请人：三星電子株式会社Samsung Electronics Co.,Ltd.
发明人：孫鐘弼 , 趙栢衡 , 金杜應
IPC分类号： G11C11/413 , G11C5/14 , G11C29/00 , G11C29/04 , H01L21/8244 , H01L27/10 , H01L27/11
CPC分类号： G11C29/83 , G11C5/14 , G11C29/832

5. 发明专利

JP2003505815A Method and an integrated circuit for the bit line soft programming (blisp) 有权
公开(公告)号：JP2003505815A
公开(公告)日：2003-02-12
申请号：JP2001512348
申请日：1999-06-08
申请人：マクロニクスインターナショナルカンパニーリミテッド
发明人：ツェン−フエイシアウ , ハンスンチェン , ツォ−ミンチャン , ユ−シェンリン , ウェン−ピンル , レイ−リンワン
IPC分类号： G11C16/02 , G11C16/06 , G11C16/10 , G11C16/34 , G11C29/00 , G11C29/04
CPC分类号： G11C16/3409 , G11C16/10 , G11C16/3404 , G11C16/3445 , G11C29/82 , G11C29/83 , G11C29/832
摘要： (57)【要約】【課題】ＢＬＩＳＰ方法を含む、連続した主題のビット線に適用して、ビット線上の過剰消去された浮遊ゲート・メモリセルの効率的な収束を与える集積回路（１０５）のためのソフト・プログラム方法を提供する。ＢＬＩＳＰ方法は、バルク・ソフト・プログラミング方法と比較して低電流消費に適応されている。【解決手段】ソフト・プログラムは適合した選択されたビット線及び欠陥ビット線を置換える冗長ビット線に適用される。第１メモリ配列（１１０）内の欠陥ビット線は、ソフト・プログラムの際、使用不可にされて、第２メモリ配列（１７０）内に配置された対応する冗長ビット線により置換えられて、ソフト・プログラムが欠陥ビット線へ適用されないようする。欠陥ビット線へのソフト・プログラムの適用を防止することにより、ＢＬＩＳＰ方法は、欠陥ビット線上に配置された低しきい値電圧メモリセルによりそうでなければ消費されるであろう過剰電流消費を防止する。過剰な電流はソフト・プログラム方法を大変に非効率的にする。

6. 发明专利

JP2003030999A Semiconductor memory 审中-公开
标题翻译：半导体存储器
公开(公告)号：JP2003030999A
公开(公告)日：2003-01-31
申请号：JP2001217671
申请日：2001-07-18
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： ARIMOTO KAZUTAMI , SHIMANO HIROKI
IPC分类号： G11C11/404 , G11C11/401 , G11C29/00 , G11C29/04 , H01L21/8242 , H01L27/10 , H01L27/108
CPC分类号： G11C29/83 , G11C29/832 , H01L27/10897
摘要： PROBLEM TO BE SOLVED: To suppress wasteful power consumption, in a semiconductor memory which has simple manufacturing processes, and of small occupancy area and large storage capacity can be realized.
SOLUTION: Word lines WL and a cell plate electrode line CP are formed in the same wiring layer. A redundancy replacement unit 25 of a defective row is set, corresponding to the cell plate electrode line CP. A program element 20 for cutting off supplying cell plate voltage VCP to the cell plate electrode line CP from a cell plate voltage line 14 is arranged for each redundancy replacement unit 25. In the program element 20, corresponding to the cell plate electrode line CP in which short circuit of a path generated between the word lines WL the state is transited in a non-volatile state, from a conduction state to a cut-off state, in response to input indication from the outside.
COPYRIGHT: (C)2003,JPO
摘要翻译：要解决的问题：为了抑制浪费的功率消耗，可以实现在制造过程简单，占用面积小，存储容量大的半导体存储器中。解决方案：字线WL和单元板电极线CP形成在同一布线层中。对应于单元板电极线CP设置有缺陷行的冗余替换单元25。针对每个冗余替换单元25布置用于从单元板电压线14切断向单元板电极线CP提供单元板电极线CP的编程元件20.在程序元件20中，对应于单元板电极线CP，响应于来自外部的输入指示，在字线WL之间产生的状态在状态从非易失性状态转换到导通状态到截止状态的短路。

7. 发明专利

JP2015528623A 基準セル修復機構有权
标题翻译：参考细胞修复机制
公开(公告)号：JP2015528623A
公开(公告)日：2015-09-28
申请号：JP2015532106
申请日：2013-09-13
申请人：クアルコム,インコーポレイテッド
发明人：ジュン・ピル・キム , テヒュン・キム , スンリュル・キム
IPC分类号： G11C11/15
CPC分类号： G11C11/16 , G11C11/165 , G11C11/1673 , G11C29/787 , G11C29/832
摘要：磁気ランダムアクセスメモリ(MRAM)では、それらのそれぞれのビット線を併合基準ノードに結合することによって、多数の基準ビットセルアレイが一緒に結合される。それぞれの基準ビット線と併合基準ノードとの間に結合されたパスゲート回路は、基準ビット線のうちの1つあるいは複数を併合基準ノードに選択的に結合または併合基準ノードから結合解除するように構成される。パスゲート回路は、パスゲート回路に結合されたワンタイムプログラマブルデバイスをプログラムすることによって制御可能である。ワンタイムプログラマブルデバイスは、欠陥がある基準ビットセルアレイを併合基準ノードから結合解除するように、または基準ノードに結合するために、冗長基準ビットセルアレイから選択するようにプログラム可能である。
摘要翻译：在磁性随机存取存储器（MRAM），通过结合到合并参考节点各自的位线，多个参考位单元阵列的耦合在一起。通过耦接在相应的参考位线以及合并标准节点间门电路，配置一个或多个从所述选择性地耦合或合并参考节点的参考位线的合并参考节点来释放结合的是的。传输门电路可以通过编程耦合到所述传输门电路一个一次性可编程装置来控制。一次性可编程装置，以去耦所述参考位单元阵列是由合并参考节点缺陷的，或结合到一个基准节点是可编程的，以从冗余参考位单元阵列选择。

8. 发明专利

JP4982173B2 Semiconductor memory device 有权
公开(公告)号：JP4982173B2
公开(公告)日：2012-07-25
申请号：JP2006352816
申请日：2006-12-27
申请人：株式会社東芝
发明人：宏行永嶋
IPC分类号： G11C29/56 , G11C16/04 , G11C16/06 , G11C29/00 , G11C29/12
CPC分类号： G11C29/832 , G11C29/4401 , G11C29/72 , G11C29/82
摘要： A semiconductor memory device includes a memory cell array having a plurality of memory cells, a redundancy cell array having a plurality of redundancy cells, and a detection circuit which detects a bad bit line at an end of a bad column of the memory cell array. The semiconductor memory device further includes a repair circuit which repairs the bad column of the memory cell array by use of the redundancy cell array and repairs an adjacent column which lies adjacent to the bad column on the bad bit line side detected by the detection circuit by use of the redundancy cell array.

9. 发明专利

JP4643542B2 Non-volatile memory structure 有权
公开(公告)号：JP4643542B2
公开(公告)日：2011-03-02
申请号：JP2006283960
申请日：2006-10-18
申请人：シリコンモーションインコーポレイティッドSiliconmotion Inc.
发明人： ▲徳▼威・陳
IPC分类号： G11C29/04 , G11C16/06 , H01L27/10
CPC分类号： G11C29/832 , G11C29/006 , G11C29/78

10. 发明专利

JP2009245574A Flash memory element and its block selecting circuit 审中-公开
标题翻译：闪存存储元件及其块选择电路
公开(公告)号：JP2009245574A
公开(公告)日：2009-10-22
申请号：JP2008146548
申请日：2008-06-04
申请人： Hynix Semiconductor Inc , 株式会社ハイニックスセミコンダクターHynix Semiconductor Inc.
发明人： KANG YOUNG SU
IPC分类号： G11C16/06 , G11C16/04
CPC分类号： G11C16/08 , G11C8/12 , G11C16/0483 , G11C29/832
摘要： PROBLEM TO BE SOLVED: To provide a flash memory element in which occupied area is reduced by reducing the number of needless transistors and its block selecting circuit.
SOLUTION: A block selecting circuit includes a control signal output part for outputting a control signal for enabling or disabling a connected memory block 311 using a block address signal decoded by an input address and provided, a switching means for switching and connecting so that the control signal is input as a block selection control signal, and an operation control part for turning-off a drain of the connected memory block 311 and a source selection transistor in accordance with a logic level of the first control signal.
COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：要解决的问题：通过减少不需要的晶体管的数量及其块选择电路来提供其中占用面积减小的闪存元件。解决方案：块选择电路包括控制信号输出部分，用于输出用于使能或禁用连接的存储器块311的控制信号，使用由输入地址解码的块地址信号并提供，用于切换和连接的切换装置输入控制信号作为块选择控制信号;以及操作控制部分，用于根据第一控制信号的逻辑电平关断连接的存储块311的漏极和源极选择晶体管。版权所有（C）2010，JPO＆INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式