专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP5549962B2 Memory array. 有权
公开(公告)号：JP5549962B2
公开(公告)日：2014-07-16
申请号：JP2013514178
申请日：2011-05-06
申请人：マイクロンテクノロジー, インク.
发明人：リゥ，ゼンタオ
IPC分类号： H01L27/105 , H01L45/00
CPC分类号： G01R33/58 , G01R33/1284 , G01R33/24 , G11C5/025 , G11C5/063 , G11C7/1087 , G11C7/1093 , G11C8/14 , G11C13/0004 , G11C13/0026 , G11C2213/18 , G11C2213/71 , G11C2213/77 , H01L27/2427 , H01L27/2481 , H01L45/06 , H01L45/1233 , H01L45/14 , H01L45/144
摘要： Some embodiments include memory arrays. The memory arrays can have global bitlines extending along a first horizontal direction, vertical local bitlines extending perpendicularly from the global bitlines, and wordlines extending along a second horizontal direction which is perpendicular to the first horizontal direction. The global bitlines may be subdivided into a first series at a first elevational level, and a second series at a second elevational level which is different from the first elevational level. The global bitlines of the first series can alternate with the global bitlines of the second series. There can be memory cell material directly between the wordlines and the vertical local bitlines. The memory cell material may form a plurality of memory cells uniquely addressed by wordline/global bitline combinations. Some embodiments include cross-point memory cell units that have areas of about 2F2.

3. 发明专利

JP2015170700A 不揮発性半導体記憶装置审中-公开
标题翻译：非易失性半导体存储器件
公开(公告)号：JP2015170700A
公开(公告)日：2015-09-28
申请号：JP2014044000
申请日：2014-03-06
申请人：株式会社東芝
发明人：鳥山周一
IPC分类号： H01L45/00 , H01L49/00 , G11C13/00 , H01L27/105
CPC分类号： G11C5/06 , G11C13/0002 , G11C13/0007 , G11C13/0011 , G11C13/0069 , H01L27/249 , H01L45/08 , G11C2013/0073 , G11C2213/18 , G11C2213/71
摘要：【課題】本発明の実施形態は、隣接メモリセルのフィラメント間の電気的・熱的干渉を低減させると共に低電圧動作が可能な不揮発性半導体記憶装置を提供することを目的とする。【解決手段】本発明の不揮発性半導体記憶装置は、第1方向に延びる複数の第1配線、前記第1方向と交差する第2方向に延びる複数の第2配線、並びに、前記複数の第1配線及び前記複数の第2配線の各交差部に設けられた複数のメモリセルを有するセルアレイを備え、前記複数のメモリセルは、媒質中のフィラメントの状態によって抵抗が変わる可変抵抗膜を有し、前記セルアレイは、前記複数の第1配線及び前記複数の第2配線の各交差部において、前記第1配線及び前記第2配線の間隔が最も狭い第1部分、並びに、前記第1部分よりも前記第1配線及び前記第2配線の間隔が広い第2部分を持つことを特徴とする。【選択図】図7
摘要翻译：要解决的问题：提供一种能够减少相邻存储单元的长丝之间的电和热干扰的非易失性半导体存储装置，并且能够实现低电压操作。解决方案：本实施例的非易失性半导体存储装置包括具有沿第一方向延伸的多个第一分配线，沿与第一方向交叉的第二方向延伸的多个第二配线以及分别设置在多个第一分配线的各交叉部分上的多个存储单元，的第二配电线路。多个存储单元具有各自具有根据介质中的细丝的状态而变化的电阻的可变电阻膜。电池阵列在多个第一配线和多个第二配电线的每个交叉部分具有第一配电线和第二配电线之间的距离最窄的第一部分和第二配电线之间的距离第一配电线和第二配电线宽于第一配电线。

4. 发明专利

JP2013531887A Memory array. 有权
公开(公告)号：JP2013531887A
公开(公告)日：2013-08-08
申请号：JP2013514178
申请日：2011-05-06
申请人：マイクロンテクノロジー, インク.
发明人：リゥ，ゼンタオ
IPC分类号： H01L27/105 , H01L45/00
CPC分类号： G01R33/58 , G01R33/1284 , G01R33/24 , G11C5/025 , G11C5/063 , G11C7/1087 , G11C7/1093 , G11C8/14 , G11C13/0004 , G11C13/0026 , G11C2213/18 , G11C2213/71 , G11C2213/77 , H01L27/2427 , H01L27/2481 , H01L45/06 , H01L45/1233 , H01L45/14 , H01L45/144
摘要：幾つかの実施形態はメモリアレイを含む。メモリアレイは、第一の水平方向に沿って伸長するグローバルビット線と、グローバルビット線とは垂直に伸長する垂直ローカルビット線と、第一の水平方向とは垂直な第二の水平方向に沿って伸長するワード線とを有する可能性がある。グローバルビット線は、第一の高度レベルにおける第一系列と、第一の高度レベルとは異なる第二の高度レベルにおける第二系列とに細分されてもよい。第一系列のグローバルビット線は、第二系列のグローバルビット線とは互い違いになる可能性がある。ワード線と垂直ローカルビット線との直間には、メモリセル材料が存在する可能性がある。メモリセル材料は、ワード線／グローバルビット線の組み合わせによって一意的にアドレスされる複数のメモリセルを形成してもよい。幾つかの実施形態は、約２Ｆ
２の面積を有するクロスポイントメモリセルユニットを含む。

5. 发明专利

JP2008211208A Non-volatile memory electronic device having nanowire channel and nanoparticle floating gate node and method thereof 有权
标题翻译：具有纳米通道和纳米级浮动栅节点的非易失性存储器电子器件及其方法
公开(公告)号：JP2008211208A
公开(公告)日：2008-09-11
申请号：JP2008032320
申请日：2008-02-13
申请人： Korea Univ Industrial & Academic Collaboration Foundation , コリアユニヴァーシティインダストリアルアンドアカデミックコラボレーションファウンデーション
发明人： KIM SANGSIG , YOON CHANG JUN , JEONG DONG YOUNG , YEOM DONG HYUK
IPC分类号： H01L21/8247 , H01L21/336 , H01L27/115 , H01L29/786 , H01L29/788 , H01L29/792 , H01L51/05 , H01L51/30
CPC分类号： G11C13/025 , B82Y10/00 , G11C11/5664 , G11C13/0014 , G11C2213/17 , G11C2213/18 , H01L29/0665 , H01L29/0673 , H01L29/068 , H01L29/42332 , H01L29/42348 , H01L29/42392 , H01L29/775 , H01L29/78681 , H01L29/78684 , H01L29/7869 , H01L29/7881 , H01L29/792
摘要： PROBLEM TO BE SOLVED: To provide a nanowire-nanoparticle memory electron device that not only allows the device to be operable even if the nonoparticle is used for a charge storage layer and a gate operating voltage is low but also reduces the thickness of a tunneling layer and that of an insulating layer, and improved in the direct contact degree of the device.
SOLUTION: This invention relates to a non-volatile memory electronic device and a method of manufacturing the same. As illustrated in Fig. 3, a nanowire 41 on the surface of which the tunneling layer 42 is evaporated allows the nanoparticle to be adsorbed by the tunneling layer evaporated on the surface of the nanowire. A semiconductor nanoparticle includes a semiconductor nanowire 41 used as a charge transfer channel, and a semiconductor nanoparticle for use in a charge storage layer 43. This structure results in allowing a charge transferred through the nanowire to be tunneled to the nanoparticle by the voltage applied to a gate. Thus, the charge is tunneled from the nanoparticle to the nanowire by the change of the voltage to be reapplied.
COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：提供一种纳米线纳米颗粒记忆电子器件，其不仅允许器件可操作，即使非粒子用于电荷存储层，并且栅极工作电压低，而且还减小了隧道层和绝缘层的隧道层，并提高了器件的直接接触程度。非易失性存储器电子器件及其制造方法技术领域本发明涉及一种非易失性存储器电子器件及其制造方法。如图1所示。如图3所示，其中蒸发隧道层42的表面上的纳米线41允许纳米线被纳米线表面上蒸发的隧道层吸附。半导体纳米颗粒包括用作电荷转移通道的半导体纳米线41和用于电荷存储层43的半导体纳米颗粒。该结构导致通过纳米线转移的电荷通过施加到一个门因此，通过改变要重新施加的电压，电荷从纳米颗粒隧穿到纳米线。版权所有（C）2008，JPO＆INPIT

6. 发明专利

JP2008072086A Nanostructured integrated circuit having capacitor 审中-公开
标题翻译：具有电容器的纳米结构集成电路
公开(公告)号：JP2008072086A
公开(公告)日：2008-03-27
申请号：JP2007164718
申请日：2007-06-22
申请人： Matsushita Electric Ind Co Ltd , 松下電器産業株式会社
发明人： MORI KIYOTAKA
IPC分类号： H01L29/786 , B82B1/00 , H01L21/336 , H01L21/822 , H01L27/04 , H01L51/50
CPC分类号： H01L27/1214 , B82Y10/00 , G11C16/3418 , G11C2213/18 , H01L27/10844 , H01L27/115 , H01L27/283 , H01L28/40 , H01L29/0665 , H01L29/0673 , H01L29/78696 , H01L51/0048 , H01L51/0512
摘要： PROBLEM TO BE SOLVED: To provide a nanostructured integrated circuit including a nanostructured element, and a thin-film transistor (TFT) formed along the nanostructured element and a capacitor. SOLUTION: The TFT includes: a cylindrical nano wire including an inner semiconductor material 104 and an outer insulating layer 106; a source electrode 302 electrically connected to the source of the inner semiconductor material 104; a drain electrode 308 electrically connected to the drain of the internal semiconductor material 104; a gate that is the gate of the outer insulating layer and is provided between source and drain electrodes; and a gate electrode 304 formed on the gate section. A capacitor 306 includes a capacitor section of the cylindrical outer insulating layer 106, and a capacitor electrode 306 formed on the capacitor section, and is provided between the gate of the outer insulating layer, and the drain electrode 308 or source electrode 302. COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：提供包括纳米结构元件和沿着纳米结构元件形成的薄膜晶体管（TFT）的纳米结构化集成电路和电容器。解决方案：TFT包括：包括内部半导体材料104和外部绝缘层106的圆柱形纳米线; 电连接到内半导体材料源104的源电极302; 电连接到内部半导体材料104的漏极的漏电极308; 作为外绝缘层的栅极的栅极，设置在源电极和漏电极之间; 以及形成在栅极部上的栅电极304。电容器306包括圆筒形外绝缘层106的电容器部分和形成在电容器部分上的电容器电极306，并且设置在外绝缘层的栅极与漏电极308或源电极302之间。
版权所有（C）2008，JPO＆INPIT

7. 发明专利

JP5553478B2 Nanowire channel and nanoparticles - the non-volatile memory electronic devices equipped with the floating gate node and a method of manufacturing the same 有权
公开(公告)号：JP5553478B2
公开(公告)日：2014-07-16
申请号：JP2008032320
申请日：2008-02-13
申请人：インテレクチュアルディスカバリーシーオーエルティディ
发明人：サンシグキム , チャンジュンユン , ドンヨンジョン , ドンヒョクヨム
IPC分类号： H01L21/336 , H01L21/8247 , H01L27/115 , H01L29/786 , H01L29/788 , H01L29/792 , H01L51/05 , H01L51/30
CPC分类号： G11C13/025 , B82Y10/00 , G11C11/5664 , G11C13/0014 , G11C2213/17 , G11C2213/18 , H01L29/0665 , H01L29/0673 , H01L29/068 , H01L29/42332 , H01L29/42348 , H01L29/42392 , H01L29/775 , H01L29/78681 , H01L29/78684 , H01L29/7869 , H01L29/7881 , H01L29/792
摘要： A nonvolatile memory electronic device including nanowire channel and nanoparticle-floating gate nodes, in which the nonvolatile memory electronic device, which comprises a semiconductor nanowire used as a charge transport channel and nanoparticles used as a charge trapping layer, is configured by allowing the nanoparticles to be adsorbed on a tunneling layer deposited on a surface of the semiconductor nanowire, whereby charge carriers moving through the nanowire are tunneled to the nanoparticles by a voltage applied to a gate, and then, the charge carriers are tunneled from the nanoparticles to the nanowire by the change of the voltage that has been applied to the gate, whereby the nonvolatile memory electronic device can be operated at a low voltage and increase the operation speed thereof.

8. 发明专利

JP2012238348A Semiconductor storage device 有权
标题翻译：半导体存储设备
公开(公告)号：JP2012238348A
公开(公告)日：2012-12-06
申请号：JP2011105113
申请日：2011-05-10
申请人： Hitachi Ltd , 株式会社日立製作所
发明人： HANZAWA SATORU , MINEMURA HIROYUKI
IPC分类号： G11C13/00 , H01L27/10 , H01L27/105 , H01L45/00
CPC分类号： H01L27/2454 , G11C13/0004 , G11C13/0061 , G11C13/0069 , G11C2213/18 , G11C2213/71 , G11C2213/75 , H01L27/2481 , H01L45/06 , H01L45/124 , H01L45/144
摘要： PROBLEM TO BE SOLVED: To suppress the possibility of an erroneous write operation in a semiconductor storage device adopting a phase-change memory which stores information by utilizing the Joule heat.SOLUTION: A semiconductor storage device crystallizes variable resistive element material layers arranged on side surfaces of multiple semiconductor layers in a stacked structure concurrently by applying a first current to any one of semiconductor layers in the stacked structure, and thereafter applies a second current to semiconductor layers other than the semiconductor layer to which the first current has been applied.
摘要翻译：解决的问题：为了抑制采用通过利用焦耳热存储信息的相变存储器的半导体存储装置中的错误写入操作的可能性。解决方案：半导体存储装置通过向堆叠结构中的任何一个半导体层施加第一电流，并行地结晶堆叠结构中布置在多个半导体层的侧表面上的可变电阻元件材料层，然后施加第二电流涉及除了已经施加了第一电流的半导体层之外的半导体层。版权所有（C）2013，JPO＆INPIT

9. 发明专利

JP2008523590A Nanoscale wire-based data storage device 审中-公开
公开(公告)号：JP2008523590A
公开(公告)日：2008-07-03
申请号：JP2007544625
申请日：2005-12-06
申请人：プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ
发明人：ユエウー， , ハオヤン， , チャールズエム．リーバー，
IPC分类号： H01L27/10 , H01L21/8246 , H01L27/105
CPC分类号： H01L29/0665 , B82Y10/00 , B82Y30/00 , G11C11/22 , G11C11/223 , G11C11/54 , G11C11/56 , G11C11/5657 , G11C13/003 , G11C13/025 , G11C2213/16 , G11C2213/17 , G11C2213/18 , G11C2213/75 , G11C2213/77 , H01L29/0673 , H01L29/068 , H01L29/78391
摘要：本発明は、ナノテクノロジーおよび回路網において使用され得るサブマイクロ電子デバイスに関し、一部の場合において、ナノスケールワイヤおよびデータを符号化することが可能なナノ構造に関する。本発明の一局面は、ナノスケールワイヤまたは電気的に分極可能な領域を有する他のナノ構造を提供する。一部の場合において、電気的に分極可能な領域は、外部に電界が存在しなくても、分極状態を維持することが可能である。電気的に分極可能な領域の全てまたは一部分のみが、例えば１ビット以上のデータを符号化するために分極され得る。実施形態の１つのセットにおいて、電気的に分極可能な領域は、機能性酸化物、または強誘電率の酸化材料を含む。

10. 发明专利

JP2007507908A Nonvolatile memory device 有权
公开(公告)号：JP2007507908A
公开(公告)日：2007-03-29
申请号：JP2006534278
申请日：2004-10-06
申请人：マサチューセッツ・インスティテュート・オブ・テクノロジー
发明人：エー．コエセトフ , ブロビクブラジミル , ジー．バウエンディモウンギ
IPC分类号： H01L21/8247 , G11C13/02 , G11C16/04 , H01L20060101 , H01L21/28 , H01L27/115 , H01L29/423 , H01L29/788 , H01L29/792 , H01L31/0336
CPC分类号： G11C13/02 , B82Y10/00 , B82Y30/00 , G11C16/0466 , G11C2213/12 , G11C2213/18 , G11C2213/53 , G11C2216/06 , H01L21/28273 , H01L29/127 , H01L29/2203 , H01L29/42332 , H01L29/7881
摘要：選択的な横方向の電導率を有する活性層を含むことができるメモリデバイスである。活性層は複数のナノ粒子を含む。
【選択図】図２

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式